「source-region」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A second diffusion region 104 for supplying a substrate or well potential is provided separately from a first diffusion region 102 for forming a source of a transistor.例文帳に追加

トランジスタのソースを形成する第１の拡散領域１０２と分離して、基板またはウェル電位を給電するための第２の拡散領域１０４を設けている。 - 特許庁

The source region and the drain region of a TFT for erase 105 are connected respectively to a current supplying line 108 and a gate signal line 106.例文帳に追加

消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。 - 特許庁

In the TFT, spacings between contact holes 13a, 13b, 13c, 13d, 13e are made to be narrow, as it advances from the center portions toward both the ends of source region 7 and drain region 8 of active layer 5 in the longitudinal direction.例文帳に追加

活性層５のソース領域７およびドレイン領域８の長手方向の中央部から両端部に向けてコンタクトホール13a,13b,13c,13d,13eの間隔を徐々に狭くする。 - 特許庁

When forming the MOS transistor in the LDD structure including gate sidewalls 14 at both ends of a gate electrode 12 and a salicide layer 16 on the source/drain region, thickness of the gate side walls when forming a deep diffusion layer 13b of the source/drain region is made different from thickness of the gate side walls, when forming the salicide layer 16 on the source/drain region.例文帳に追加

ゲート電極１２の両端のゲート側壁１４およびソース・ドレイン領域上のサリサイド層１６を有するＬＤＤ構造のＭＯＳトランジスタを形成する際、ソース・ドレイン領域の深い拡散層１３ｂを形成する際のゲート側壁の厚さと、ソース・ドレイン領域上にサリサイド層１６を形成する際のゲート側壁の厚さを異ならせる。 - 特許庁

The plasma film forming apparatus heats the glass substrate by using a heating means provided with a heat source for heating the glass substrate; and a secondary radiation source that is interposed between the heat source and the glass substrate and made of a material of a type wherein a wavelength region of a light absorption spectrum has a region overlapped with the wavelength region of the light absorption spectrum of a silicon dioxide.例文帳に追加

プラズマ成膜装置において、前記ガラス基板を加熱するための熱源と、この熱源及びガラス基板の間に介在し、その光吸収スペクトルの波長領域が二酸化珪素の光透過スペクトルの波長領域に重なる領域をもつ材質からなる二次輻射源と、を備えた加熱手段により、ガラス基板を加熱する。 - 特許庁

In the trench gate MOS transistor, a wide cell 002 and a thin source region 005 are provided, the cells are connected in series through the source region thin in the lengthwise and lateral directions, a trench is provided at both the ends of the thin source region, gate width per unit area is efficiently increased by forming channels, and the driving capacity per unit area is improved.例文帳に追加

トレンチゲート型MOSトランジスタにおいて、幅広のセル００２と細いソース領域００５を備え，セルを縦もしくは横方向に細いソース領域を通して直列に接続し、その細いソース領域の両端にトレンチ部を設け、チャネルを形成するることにより、単位面積当たりのゲート幅を効率良く稼ぎ、単位面積あたりの駆動能力を向上させる。 - 特許庁

The edges (edge on side of source 7) of the N-type drain region 4 and the edges of a pair of N-type source regions 7 and 7 formed on both the sides of the drain region 4 are positioned through a self-aligned method in which the gate electrodes 6a and 6b are used as mask, by which the drain region 4 and the source regions 7 are formed.例文帳に追加

Ｎ型ドレイン領域４の両端縁（ソース７側の両端縁）及びこのＮ型ドレイン領域４の両側に形成される一対のＮ型ソース領域７、７のドレイン４側の端縁を、共に、第１及び第２のゲート電極６ａ、６ｂをマスクとするセルフアラインにより位置規定するするように、ドレイン領域４及びソース領域７を形成する。 - 特許庁

An n++-type drain region 4 is formed in comb shape, in plan view, and surrounded by an n-type semiconductor layer 3, a p+-type well region 5, an n++-type source region 6, and a p++-type base contact region 7.例文帳に追加

平面形状において、ｎ^++形ドレイン領域４が略くし形の形状に形成され、ｎ形半導体層３、ｐ^+形ウェル領域５、ｎ^++形ソース領域６、ｐ^++形ベースコンタクト領域７がｎ^++形ドレイン領域４を囲むように形成されている。 - 特許庁

The body-contacting region 30 is provided in the field region 20B on the side of the second portion 24B2 of the L-shaped gate 25 opposite to the first portion 24B12, and a low-resistance layer 29 is formed on the surfaces of the source region 28A and body-contacting region 30.例文帳に追加

Ｌ型ゲート２５の第２部分２４Ｂ２を挟んで第１部分２４Ｂ１２とは反対側のフィールド領域２０Ｂにボディコンタクト領域３０が設けられ、ソース領域２８Ａとボディコンタクト領域３０との表面に低抵抗層２９が形成されている。 - 特許庁

The semiconductor layer 22 has low concentration impurity regions (LDD regions 31 and 32), in which only n-type impurity ion is doped, formed between the source region 35 and the channel region 30 and between the drain region 36 and the channel region 30 respectively.例文帳に追加

半導体層２２は、ソース領域３５とチャネル領域３０と、及び、ドレイン領域３６とチャネル領域３０と、の間にそれぞれ形成されてｎ型不純物イオンのみドープされた低濃度不純物領域（ＬＤＤ領域３１，３２）を備えている。 - 特許庁

An island-like silicon layer formed in an insulating layer is formed as an element forming region 22, gate electrodes 26 are formed on a front surface of the region 22, a source region 28 is formed on one of the electrode 26, and the other is formed on a drain region 30.例文帳に追加

絶縁層中に形成した島状のシリコン層を素子形成領域２２とし、当該素子形成領域２２表面にゲート電極２６を形成し、当該ゲート電極２６の一方にソース領域２８を、他方にドレイン領域３０を形成した。 - 特許庁

While an element isolation film for electrically isolating regions where respective transistors are formed is formed, a region isolation film 12 for separating the source region, channel region, and drain region of an MOS transistor for a high breakdown voltage from one another is formed.例文帳に追加

各トランジスタが形成される領域を、それぞれ電気的に分離するための素子分離膜が形成されると同時に高耐圧用ＭＯＳトランジスタのソース領域とチャネル領域とドレイン領域とを互いに分離するための領域分離膜１２が形成される。 - 特許庁

The semiconductor device includes an insulation substrate 11, a semiconductor layer 30A including a channel region 33A, a source region 34A and a drain region 35A which are supported by the insulation substrate 11, and a gate electrode 51 for controlling conductivity of the channel region 33A.例文帳に追加

本発明の半導体装置は、絶縁基板１１と、絶縁基板１１に支持されたチャネル領域３３Ａ、ソース領域３４Ａおよびドレイン領域３５Ａを含む半導体層３０Ａと、チャネル領域３３Ａの導電性を制御するゲート電極５１とを有する。 - 特許庁

At least one portion of the channel region, source region, and drain region contains a catalyst element for accelerating crystallization; and the interlayer insulating film contains a gettering element having operation for attracting the catalyst element, and contains the catalyst element at higher concentration than that of the channel region.例文帳に追加

チャネル領域、ソース領域およびドレイン領域の少なくとも一部は、結晶化を促進する触媒元素を含み、層間絶縁膜は、触媒元素を引き寄せる作用を有するゲッタリング元素を含み、かつ、チャネル領域よりも高濃度で触媒元素を含む。 - 特許庁

A channel region between an n^+ source region 6a and an n^- expansion drain region 2 is constructed from a (p) epitaxial layer 21 of uniform density to incur discontinuous density distribution in the vicinity of a pn junction between the n^- expansion drain region 2 and the (p) epitaxial layer 21.例文帳に追加

ｎ^+ソース領域６ａとｎ^-拡張ドレイン領域２との間のチャネル領域を、均一な濃度のｐエピタキシャル層２１で構成し、ｎ^-拡張ドレイン領域２とｐエピタキシャル層２１とのｐｎ接合付近に不連続な濃度分布を生じさせる。 - 特許庁

An N+-type semiconductor region 6, where the lower electrode 49 of the capacitor element Cn is connected, is formed in an active region which is wider in area than an active region, where the source and drain (N--type semiconductor region 11) of a memory cell selection MISFET Qs are provided.例文帳に追加

容量素子Ｃn の下部電極４９が接続されるｎ^+ 型半導体領域６は、メモリセル選択用ＭＩＳＦＥＴＱs のソース、ドレイン（ｎ^- 型半導体領域１１）が形成された活性領域より広い面積の活性領域に形成される。 - 特許庁

In the element 31, quantity of current flowing from one source/drain diffusion region to the other source/drain diffusion region upon application of a voltage to the gate electrode 3 can be varied depending on the quantity of charges held in the charge holding section 10.例文帳に追加

素子３１では、電荷保持部１０に保持された電荷の多寡により、ゲート電極３に電圧を印加した際の一方のソース／ドレイン拡散領域から他方のソース／ドレイン拡散領域に流れる電流量を変化させ得る。 - 特許庁

Subsequently, a non-reacting nickel thin film is removed by etching, and thus, a source contact layer 18 and a drain contact layer 19 can be self-aligningly formed on the first source region 14 and the first drain region 16, respectively.例文帳に追加

続いて、未反応のニッケル薄膜をエッチングによって除去することによって、第１ソース領域１４と第１ドレイン領域１６に対して自己整合的にソースコンタクト層１８とドレインコンタクト層１９とを形成することができる。 - 特許庁

A tunnel insulation film 30t, a charge storage layer CS1, a block insulation film 50 and a gate electrode 60 are sequentially formed between a first source-drain region 21 and a second source-drain region 22 on a semiconductor substrate 20.例文帳に追加

トンネル絶縁膜３０ｔ、電荷蓄積層ＣＳ１、ブロック絶縁膜５０およびゲート電極６０は、半導体基板２０の上において第１のソース・ドレイン領域２１および第２のソース・ドレイン領域２２の間に順に設けられている。 - 特許庁

A FET 1 is provided to a semiconductor substrate 2 and comprises a source (source region) 4, a drain (drain region) 5, a first gate (first gate electrode) 6a and a second gate (second gate electrode) 6b separated from each other.例文帳に追加

ＦＥＴ１は、半導体基板２に設けられており、ソース（ソース領域）４と、ドレイン（ドレイン領域）５と、互いに独立した第１のゲート（第１のゲート電極）６ａおよび第２のゲート（第２のゲート電極）６ｂとを有している。 - 特許庁

Thereby, even if n type impurities injected in forming the n^+ type source region 4 intrude to a deep position relative to a desired depth of the n^+ source region 4, it is compensated by the p^+ type layer 6.例文帳に追加

これにより、ｎ^+型ソース領域４を形成する際に注入されたｎ型不純物がｎ^+型ソース領域４の所望深さよりも深い位置まで入り込んだとしても、それをｐ^+型層６にて補償することが可能となる。 - 特許庁

In a gate electrode 12 and an upper portion of a source drain region 15 of an NMOS transistor, and a gate electrode 22 and a source drain region 25 of a PMOS transistor, Ni silicide films 12s, 15s, 22s and 25s are formed by self-alignment, respectively.例文帳に追加

ＮＭＯＳトランジスタのゲート電極１２並びにソース・ドレイン領域１５の上部、およびＰＭＯＳトランジスタのゲート電極２２並びにソース・ドレイン領域２５には、それぞれＮｉシリサイド膜１２ｓ，１５ｓ，２２ｓ，２５ｓが自己整合的に形成されている。 - 特許庁

In a MOS transistor, a pn junction diode is formed by source and drain regions, and an impurity region formed adjacent to a channel region by adding an impurity element having a polarity reverse to that of the source and drain regions.例文帳に追加

ＭＯＳトランジスタにおいて、ソース領域及びドレイン領域と、ソース領域及びドレイン領域とは逆極性の不純物元素を添加してチャネル領域に隣接して形成した不純物領域と、でＰＮ接合ダイオードを形成する。 - 特許庁

In the diamond electron source, an oxygen terminated region 5 and a hydrogen terminated region 6 are formed on the surface of a negative electrode 1 in the diamond negative electrode electron source of a structure having a positive electrode 2 opposed to the negative electrode 1.例文帳に追加

ダイヤモンド電子源は、陰極１に対向した陽極２を有する構造のダイヤモンド陰極電子源において、陰極１の表面に酸素終端された領域５と水素終端された領域６を形成する。 - 特許庁

The p channel MIS transistor 12 includes a second gate electrode 14B, a p-type source-drain region 16f, and a second plasma reaction film 18 that covers the upper surface of the p-type source-drain region 16f and the second gate electrode 14B.例文帳に追加

ｐチャネルＭＩＳトランジスタ１２は、第２のゲート電極１４Ｂと、ｐ型ソースドレイン領域１６ｆと、第２のゲート電極１４Ｂ及びｐ型ソースドレイン領域１６ｆの上面を覆う第２のプラズマ反応膜１８とを有している。 - 特許庁

A trench 32 is formed in the source-side surface of a drift region 11, a p-type gate region 13 and a gate electrode 23 are provided at the bottom of the trench 32, and a source electrode 22 is formed to cover the whole surface of a unit element with an insulating film 33 between the two.例文帳に追加

ドリフト領域１１のソース側の面にトレンチ溝３２を形成し、溝３２の底部にｐ型ゲート領域１３とゲート電極２３を設け、絶縁膜３３を介して単位素子全面にソース電極２２を形成する。 - 特許庁

On the other hand, infrared light or millimeter wave emitted from an infrared light source or a millimeter wave light source IRmm is made incident on the mirror face of the back side of the scanning mirror SM and reflected, then projected on a region larger than the image forming region.例文帳に追加

一方、赤外線光源またはミリ波光源ＩＲｍｍから発せられた赤外線またはミリ波は、走査ミラーＳＭの裏側の鏡面に入射し反射されて画像形成領域よりも大きな領域に投射される。 - 特許庁

To provide a manufacturing method for an MOSFET which has an LDD structure and also has a metal silicide layer formed in a source/drain region by self-matching, and in which method the silicide layer on the source/drain region is not in contact with an LDD layer.例文帳に追加

ＬＤＤ構造を有し、ソース／ドレイン領域に自己整合的に金属シリサイド層が形成されているＭＯＳＦＥＴの製造方法において、ソース／ドレイン領域上のシリサイド層がＬＤＤ層と接触しないようにする。 - 特許庁

The translucent member 24 is arranged between the recording medium conveying means 20 and the light source 21, and has a transmission region 34 through which the light emitted from the light source 21 passes.例文帳に追加

透光部材２４は、記録媒体搬送手段２０と光源２１との間に配置され、光源２１が照射する光を透過する透過領域３４を有する。 - 特許庁

A plurality of source/drain regions are formed on the active regions, and each source/drain region has in common two memory cells adjacent to each other of the plurality of the memory cells.例文帳に追加

活性領域には、複数のソース／ドレイン領域が形成されており、ソース／ドレイン領域は、複数のメモリセルのうち、相互隣接した２つのメモリセルを共有する。 - 特許庁

To increase light illuminance in an irradiation region without bringing a light source into contact with a light guide means, in an image reading part including a light source and a light guide means.例文帳に追加

光源と導光手段とを備える、画像読取部において、光源と導光手段とを接触させることなく照射領域における光の照度を高める。 - 特許庁

Then, an output part 407 outputs the region where the power source wiring of the specific wiring layer has not been detected and layout data into/to which the power source wiring has been inserted/connected.例文帳に追加

そして、特定の配線層の電源配線が検出されなかった領域と電源配線を挿入・接続したレイアウトデータを出力部４０７により出力する。 - 特許庁

When the source regions are not shared, source regions 32 and 36 of one cell are arranged in an empty region so that they straddle between cells and reduce the effective cell size.例文帳に追加

また、共有しない場合には、一方のセルのソース領域３２，３６を空き領域に配置し、セル間に跨るように配置することで実効的なセルサイズを縮小する。 - 特許庁

Since the resistance of the region 11 is low, a potential difference between the source and substrate can be reduced and high source-drain breakdown voltage can be obtained.例文帳に追加

そして、ｐ^+型領域１１が低抵抗であることから、ソース−基板間の電位差を小さくすることができ、高いソース−ドレイン間耐圧を得ることが可能となる。 - 特許庁

The channel is thereafter epitaxially grown from a source structure in the groove so that the source, the channel and a drain region are integrated in a single crystal structure.例文帳に追加

導電チャネルは、その後溝内部においてソース構造からエピタキシャル成長されて、ソースと、導電チャネルと、ドレイン領域とが一体となった単結晶構造とされる。 - 特許庁

The contact layers are formed in a region where the protective layer, and the source and drain electrodes overlap in a thickness direction and the source electrode is separated from the drain electrode.例文帳に追加

接触層は、保護層とソース電極及びドレイン電極とが厚さ方向で重なる領域に形成されており、ソース電極とドレイン電極との間では分離している。 - 特許庁

Also, in the region other than the gate electrode 24 and the source-drain expansion part 31, a Deep diffusion layer 30 is formed deeper than the source-drain expansion part 31.例文帳に追加

また、ゲート電極２４およびソース・ドレイン拡張部３１以外の領域には、ソース・ドレイン拡張部３１よりも深いＤｅｅｐ拡散層３０が形成される。 - 特許庁

A laser beam from a laser beam source is guided onto the sample surface by a light source side optical fiber, and a minute region on the sample is excited by near-field light on the fiber head.例文帳に追加

レーザ光源からのレーザ光を光源側光ファイバで試料表面に導き、ファイバ先端の近接場光によって試料の微小領域を励起する。 - 特許庁

Each of the plurality of field effect transistors 50 includes a source region 130 and a drain region 140 formed with an interval on a substrate 100, a gate 160 formed on the substrate 100 and on the interval, a source contact 172 formed on the substrate 100 and connected to the source region, and a drain contact 182 formed on the substrate 100 and connected to the drain region 140.例文帳に追加

複数の電界効果型トランジスタ５０は、それぞれ、基板１００に間隔を置いて形成されたソース領域１３０およびドレイン領域１４０と、当該間隔上であって基板１００上に形成されたゲート１６０と、基板１００上に形成されソース領域に接続されるソースコンタクト１７２と、基板１００上に形成されドレイン領域１４０に接続されるドレインコンタクト１８２とを含む。 - 特許庁

Moreover, a gate oxide film 13 is formed on the surface of the layer 3 between the regions 9 and 10, a polysilicon layer 14 is formed on the film 13 and an insulated-gate transistor, which uses the region 9 as its source region and uses the region 10 as its drain region, is formed in the one element region.例文帳に追加

また、Ｐ^+ ベース領域９、Ｐ^+ 過剰キャリア除去用領域１０の間のＮ^- 層３の表面にゲート酸化膜１３が形成され、その上にポリシリコン層１４が形成されて、Ｐ^+ ベース領域９をソース領域としＰ^+ 過剰キャリア除去用領域１０をドレイン領域とする絶縁ゲート型トランジスタが形成されている。 - 特許庁

The semiconductor device has at least one thin-film transistor having a channel region 113n, a semiconductor layer having a crystalline region including a source region and a drain region 112, a gate insulating film 107 provided between a gate electrode 108n and a channel region, and an interlayer insulating film 117 on the semiconductor layer.例文帳に追加

半導体装置は、チャネル領域１１３ｎ、ソース領域およびドレイン領域１１２を含む結晶質領域を備えた半導体層と、ゲート電極１０８ｎとチャネル領域との間に設けられたゲート絶縁膜１０７と、半導体層上の層間絶縁膜１１７とを有する少なくとも１つの薄膜トランジスタを備える。 - 特許庁

A capacitorless DRAM is provided with: a semiconductor layer which is located being separated from the surface of a substrate and which has a source region, a drain region and a channel region; an electric charge storage layer which is provided on the channel region; and a gate which is formed on the substrate in such a manner that it contacts the electric charge storage layer and the channel region.例文帳に追加

基板上面と離隔配置されたものであって、ソース領域、ドレイン領域及びチャンネル領域を備える半導体層、チャンネル領域上に備えられた電荷保存層、及び基板上にチャンネル領域及び電荷保存層と接するように形成されたゲートを備えることを特徴とするキャパシタレスＤＲＡＭである。 - 特許庁

The semiconductor device is provided with a drain region 121, a P-type isolation region 13 working as a gate, and a source leadout layer 23 of a JFET via a channel region in which the P-type element isolation region 13 is reversely biased by a voltage applied to the drain region 121 and a depletion layer extends, and the JFET is formed.例文帳に追加

ドレイン領域１２１と、ゲートとして機能するＰ型分離領域１３とドレイン領域１２１に印加される電圧により、Ｐ型素子分離領域１３が逆バイアスされて空乏層が延びるチャネル領域を介して、ＪＦＥＴのソース引出層２３が配置され、ＪＦＥＴが形成される。 - 特許庁

A first conductivity silicon region 1, a porous silicon layer 2 formed as an embedded layer inside the silicon region 1, and second conductivity source region 3a and drain region 4a which are different from the first conductivity and formed selectively in the upper surface of the silicon region 1, are provided.例文帳に追加

半導体装置は、第１導電型のシリコン領域１と、シリコン領域１の内部に埋め込み層として形成されたポーラスシリコン層２と、シリコン領域１の上面内に選択的に形成された、上記第１導電型とは異なる第２導電型のソース領域３ａ及びドレイン領域４ａとを備えている。 - 特許庁

Since the height of the potential barrier present between the small-band-gap region 18 and the p-type body region 14 is low for the majority carriers of the p-type body region 14, the residual majority carriers in the p-type body region 14 can be injected efficiently into the source electrode 26 via the small- band gap region 18.例文帳に追加

ｐ型ボディ領域１４の多数キャリアに対するｐ型ボディ領域１４と小バンドギャップ領域１８との間のポテンシャルバリアが低いので、ｐ型ボディ領域１４に残存する多数キャリアをｐ型ボディ領域１４内の小バンドギャップ領域１８を介して効率良くソース電極２６へ注入することができる。 - 特許庁