「wiring region」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

To make inspection feasible with high reliability even in the case an area of a peripheral part of an IC mounted region in an extending substrate part of a liquid crystal panel is narrow and besides to improve contact reliability between a contact connector for inspection and a wiring pattern.例文帳に追加

液晶パネルの基板張出し部におけるＩＣ実装領域の周辺部分の面積が狭い場合でも信頼性の高い検査を行うことができるようにし、しかも検査用接触コネクタと配線パターンとの接触信頼性を向上する。 - 特許庁

To provide a prepreg usable for a printed wiring board for mounting an LED, having high light reflectivity in a near ultraviolet region, hardly causing reduction of the light reflectivity by heat treatment, and having excellent thermal conductivity and heat resistance; and to provide a copper clad laminate.例文帳に追加

近紫外光領域において光反射率が高く、また、加熱処理による光反射率の低下が少ない、熱伝導率や耐熱性に優れるＬＥＤ実装用プリント配線板に用いるプリプレグ並びに銅張積層板の提供。 - 特許庁

In a specific region of an interlayer insulating film 2 formed on a silicon substrate 1, an insulating film projection part 3 or insulating film recessed part is formed, and the wiring layer 4 is arranged to cover the insulating film projection part 3 or insulating film recessed part.例文帳に追加

シリコン基板１上に形成した層間絶縁膜２の所定の領域に絶縁膜凸部３あるいは絶縁膜凹部が形成され、上記絶縁膜凸部３あるいは絶縁膜凹部を被覆するようにして配線層４が配設される。 - 特許庁

The ceramic wiring board 2 is arranged such that two ceramic dielectric layers 50 adjacent to each other through a metal conductor layer 51 are bonded on flat pasting surfaces in a region of the metal conductor layer 51 where a layer conductor element 30 is not formed.例文帳に追加

セラミック配線基板２は、金属導体層５１を介して互いに隣接する２つのセラミック誘電体層５０が、該金属導体層の層状導体要素３０が非形成となる領域にて、平坦な貼り合わせ面にて結合される。 - 特許庁

To achieve a uniform pixel output signal by reducing periodical deterioration in image quality of a video signal since a pixel pattern formed by light-receiving parts and wiring layers is a non-uniform pattern, and thereby causing the existence of a region with high output sensitivity.例文帳に追加

受光部と配線層とによって形成される画素パターンが不均一パターンであり、出力感度が高い領域が存在することに起因する映像信号の周期的な画室劣化を低減し、画素出力信号の均一化を実現する。 - 特許庁

The device and the method for testing are constituted so that the electromagnetic waves L are made to collectively irradiate a plurality of pad parts (code 121(a) or the like) formed in a region ER on the circuit board 10 and continuity is tested by selecting wiring to be tested by changeovers of a multiplexer 42.例文帳に追加

回路基板１０上の領域ＥＲに形成された複数のパッド部（符号１２１ａ等）に一括して電磁波Ｌを照射し、マルチプレクサ４２の切り替えで被検査配線を選択して導通検査を行うように構成されている。 - 特許庁

To halve a maintenance region by arranging, at both sides of a separation boundary, hot-supports that are separated at an attachment part for a wiring work component, can be removed in a perpendicular direction to an axis, and have an attachment part and moveable part due to the separation.例文帳に追加

配線作業具への装着部にて分割して、軸直角方向に着脱でき、この分割によって装着部や可動部を有したホット支持部を分割境界両側に振り分けメンテナンス対象域を半減させられるようにする。 - 特許庁

To provide a rigid flexible multilayer printed wiring board where connection reliability of a through hole can be secured even if a flexible board does not exist in the rigid part or the end part of the flexible board is included in a region of the rigid part.例文帳に追加

リジッド部にフレキシブル基板が存在しない、あるいはフレキシブル基板の端部がリジッド部の領域に若干含まれる構成とした場合においても、スルーホールの接続信頼性を確保することができるリジッドフレックス多層プリント配線板の提供。 - 特許庁

A bonding pad 56 comprises a second layer electrode 64 and a third layer electrode 65, and a first layer electrode 70 is receded from a bonding region 68 toward the inside for electrical connection to an element with the wiring of the first layer from the bonding pad.例文帳に追加

ボンディングパッド５６は、第２層電極６４と第３層電極６５で構成し、ボンディングパッドから第１層目の配線で素子と電気的に接続するため、第１層電極７０をボンディングエリア６８から内側に向かって遠ざけた。 - 特許庁

The semiconductor integrated circuit device is provided in which a buffer ring cell formed between the microcell and an input/output circuit close thereto is connected to signal wiring extended over a region where the microcell is formed.例文帳に追加

本発明による半導体集積回路装置は、マクロセルが形成されている領域上を通過するように伸長している信号配線に、当該マクロセルとこれに近接する入出力回路との間に形成されたバッファリングセルが接続されている。 - 特許庁

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.例文帳に追加

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁

With regard to a plurality of circuit blocks operated by the power supplied by the electric power wiring patterns VDD, VSS, a circuit block in need of more power (a cell region 11 hatched) is arranged in the vicinity of a cross-shaped intersecting point.例文帳に追加

この電源配線パターンＶＤＤ、ＶＳＳで供給される電源によって動作する複数の回路ブロックについては、より電力を必要とする回路ブロック（ハッチングが付されているセル領域１１）を十字形状の交叉点近傍に配置する。 - 特許庁

To provide an electronic circuit module that can fix the leg piece of a sheet metal cover reliably, can utilize the entire bottom surface of a wiring board as the formation region of a land for external connection, and can promote miniaturization easily, and to provide a method of manufacturing the electronic circuit module.例文帳に追加

板金カバーの脚片を確実に固定できると共に、配線基板の底面全体を外部接続用ランドの形成領域として利用できて小型化が促進しやすい電子回路モジュールと、その製造方法を提供すること。 - 特許庁

To provide a conductive paste employed for forming a wiring conductor like a via hole conductor equipped on a multilayer ceramic substrate, the conductive paste being capable of comparatively arbitrarily controlling a temperature region wherein sintering is generated in burning process.例文帳に追加

多層セラミック基板に備えるビアホール導体のような配線導体を形成するために用いられる導電性ペーストであって、焼成工程において焼結が生じる温度域を比較的任意に制御することができる導電性ペーストを提供する。 - 特許庁

Then 1/3 of picture element portions constituting a display screen are each equipped with two switching elements, and the display region is constituted on a liquid crystal display panel of A pixels×B pixels with wiring lines of A signal lines and B×2 scanning lines.例文帳に追加

表示画面を構成する絵素部のうちの１／３に二つのスイッチング素子を備えて、Ａ画素×Ｂ画素の液晶表示パネルに対して、信号線本数＝Ａ、走査線本数＝Ｂ×２という配線本数で表示領域が構成される。 - 特許庁

The common electrode 18 has a section 28 of a plurality of linear electrodes having slits 27 and aligned in parallel to one another on a region opposite the pixel electrode 15, and the common electrode 18 is electrically connected to the wiring line 17 on the outside of the dielectric film 16.例文帳に追加

共通電極１８はスリット２７を有して平行に並んだ複数の線状電極部２８を画素電極１５に対向する領域に有し、共通電極１８は誘電体膜１６の外側で配線１７と導電接続する。 - 特許庁

Consequently, the leak current in the off state which is caused between the second source/drain region 102b and the signal wiring 202 during reverse driving with a high potential HIGH is equalized to that during reverse driving with a low potential LOW.例文帳に追加

これにより、反転駆動する際に第２のソース・ドレイン領域１０２ｂと信号配線２０２とにおいて生ずるオフ時のリーク電流を、高電位ＨＩＧＨでの駆動の場合と低電位ＬＯＷでの駆動の場合とのそれぞれにおいて等しくする。 - 特許庁

The wiring board having the composite dielectric sheet comprising the composite dielectric having the characteristics has a small transmission loss because of a high dielectric constant and a low dielectric loss tangent, and is suitably usable for electronic equipment driven in the high-frequency region.例文帳に追加

このような特性を有する複合誘電体からなる複合誘電体シートを備える配線板は、高誘電率且つ低誘電正接であるため伝送損失が少なく、高周波領域で駆動する電子機器に好適に用いることができる。 - 特許庁

In the DRAM and logic circuit forming region of a semiconductor device on which a DRAM and logic circuit are mixedly mounted, contact holes 8 for diffusion layers 6 and metallic wiring M1 are formed at prescribed positions by depositing interlayer insulating films 7 on the diffusion layers 6.例文帳に追加

ＤＲＡＭとロジック回路とが混載される半導体装置にあって、ＤＲＡＭ及びロジック回路の形成領域において、拡散層６上に層間絶縁膜７を堆積し、所定位置に拡散層６とメタル配線Ｍ１とのコンタクトホール８を形成する。 - 特許庁

The tape wiring board comprises a base film 110 constituted with an insulating material, and a signal line 122 which is formed on the base film and has slits 123, 124, formed in a region where the signal line overlaps and connected with the with the pad electrode of the liquid crystal panel.例文帳に追加

テープ配線基板は、絶縁性材質で構成されたベースフィルム１１０と、ベースフィルム上に形成されて液晶パネルのパッド電極とオーバーラップして接続する領域にスリット１２３，１２４が形成されている信号ライン１２２と、を含む。 - 特許庁

To prevent a short circuit between connection wiring lines on a boundary part even when an ITO residual waste accumulates on a step part due to the film thickness of a color filter edge located on the boundary part between a display region and a frame of a liquid crystal display device.例文帳に追加

液晶表示装置の表示領域と額縁の境界部分に位置するカラーフィルタ端辺の膜厚による段差部分にＩＴＯの残り屑が溜まったとしても、この境界部分での接続配線間の短絡を防止する。 - 特許庁

A wiring for short-circuit 14 to which a common source line SS is short-circuited in the row direction is arranged at the prescribed interval in the column direction so that the number of memory cells in a selected state at reading-out become equal to or less than 1 in a region sandwiched between them.例文帳に追加

共通ソース線ＳＳを行方向に短絡する短絡用配線１４は、これに挟まれた領域で読み出し時に選択状態になるメモリセル数が一つ１以下となるように列方向に所定間隔をおいて配設される。 - 特許庁

The resin burrs generated by a resin 6' flowing out to the part 9 where the air vent part 17 is abutted can be guided to the vicinity of the region of the resin sealing part 6, that is an area for not generating clamp defects or the like, by the wiring patterns 2.例文帳に追加

エアベント部１７が当接する部位９に流れ出す樹脂６′により発生する樹脂ばりを、配線パターン２によって樹脂封止部６の領域の近傍、つまりクランプ不良等を生じない領域に誘導することができる。 - 特許庁

To suppress scattering of the impedance of each cell, without expanding wiring space by arranging an electrode for external connection of a plane, in a row, at region of a second long side from the center line between the first and second long sides of a semiconductor chip into the opening of a carrier thin film with a semiconductor chip and a carrier thin film.例文帳に追加

回路セルと入力又は出力電極とが対をなすアレイ構造において、配線スペースの広げずに配線インピーダンスのバラツキを抑制し、各入力又は出力特性の均一化を実現した半導体装置の提供。 - 特許庁

The interposer chip having a chip mounting region in which a semiconductor chip is mounted with a resin fixing material interposed therebetween includes an insulating film, and a wiring layer which is formed on the insulating film in contact therewith.例文帳に追加

チップ搭載領域を有し、前記チップ搭載領域に樹脂性の固定材を介して半導体チップが搭載されるインターポーザチップであって、絶縁膜と、前記絶縁膜上に前記絶縁膜と接して形成される配線層とを具備する。 - 特許庁

A picture frame light shielding film (53) that defines a picture frame region in which various wiring, circuit patterns, dummy pixel electrodes or the like are arranged, is formed on the TFT array substrate side, of the same film as an electrically conductive and light shielding film that constitutes the pixel section.例文帳に追加

各種の配線や回路パターン或いはダミー画素電極等が配置される額縁領域を規定する額縁遮光膜（５３）は、ＴＦＴアレイ基板側に、画素部を構成する遮光性の導電膜と同一膜から形成される。 - 特許庁

To provide a touch panel and a method for manufacturing thereof that can stably ensure a uniform in-plane spacing between two transparent substrates by forming a desirable spacing between the two transparent substrates in the region where a wiring board is arranged.例文帳に追加

配線基板が配置される領域の２枚の透明基板間の間隙が所望の間隙となるようして２枚の透明基板間の間隙が面内で均一なタッチパネルを安定して得ることが可能なタッチパネル及びその製造方法を提供すること。 - 特許庁

There is a section which is embedded by damascene technique so that copper wirings 121 and 122 may pierce the substrates at least from the main surface side to the rear side together with the embedded copper wiring 12 embedded by damascene technique concerned with the element region 11.例文帳に追加

素子領域１１に関係するダマシン技術による埋め込み銅配線１２と共に、少なくともその主表面側から裏面側に亘って銅配線１２１，１２２が貫通するようにダマシン技術で埋め込まれている部分がある。 - 特許庁

Since wettability can be improved by forming the lyophilic film 14, the SOG liquid coated thereafter can easily flow into a groove between the wires to fill the region between the wires, and undulation of a wiring pattern can be alleviated.例文帳に追加

親液膜１４を形成したことにより濡れ性を向上させることができるので、その後に塗布されるＳＯＧ液が配線間の溝に流れ込みやすくなり、配線間に充填することができ、配線パターンの起伏を緩和することが可能となる。 - 特許庁

An LC filter 7 is constructed by disposing an inductor 6 formed by a patterned wiring above the region of an electrode 4 consisting of a capacitor 5 formed on a semiconductor substrate 1 and connecting one end of the inductor 6 to the electrode 4.例文帳に追加

半導体基板１上に形成されたキャパシタ５を構成する電極４の領域上方に、パターン配線で形成されるインダクタ６を配置形成し、そのインダクタ６の一端と電極４とを接続することでＬＣフィルタ７を構成する。 - 特許庁

Power supply wiring dimension data, transistor performance data and substrate dimension data in a semiconductor integrated circuit are extracted from divided layout data in each region of the semiconductor integrated circuit generated from layout data on the semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウトデータに基づいて生成された半導体集積回路の領域ごとの分割レイアウトデータの中から、半導体集積回路内の電源配線の寸法データ、トランジスタの性能データおよび基板の寸法データを抽出する。 - 特許庁

Consequently, a free layer side of the MTJ element 30 is electrically connected to an n-type drain region 16 through the plug 28, the local internal wiring 29, the plug 27, the connecting conductor layer 25, a plug 23, a connecting conductor layer 21, and a plug 19.例文帳に追加

これにより、ＭＴＪ素子３０のフリー層側は、プラグ２８、局所内部配線２９、プラグ２７、接続導体層２５、プラグ２３、接続導体層２１、及びプラグ１９を介して、ｎ型ドレイン領域１６に電気的に接続されている。 - 特許庁

A chip 10 of a SDRAM is divided into a plurality of subchip regions 11 and a package wiring 22 formed in a package substrate is employed for interconnecting respective subchip regions 11 and for interconnecting each subchip region 11 with an external electrode 21.例文帳に追加

ＳＤＲＡＭのチップ１０を複数のサブチップ領域１１に分割し、各サブチップ領域間１１の配線、及び、各サブチップ領域１１と外部電極２１との間の配線をパッケージ基板内に形成したパッケージ配線２２によって行う。 - 特許庁

A positioning mark is formed in a wiring surface side of a silicon substrate by appropriating an active region or a gate electrode used in a MOS transistor preparation process, for example, for stepper positioning in a manufacturing process of a backside illumination type CMOS image sensor.例文帳に追加

裏面照射型ＣＭＯＳイメージセンサの製造工程において、ステッパ合わせを行うために、例えばＭＯＳトランジスタ作成工程で用いる活性領域またはゲート電極を流用してシリコン基板の配線面側に位置合わせマークを形成する。 - 特許庁

To provide a capacity cell where a capacitive element with a wiring layer for holding an interlayer insulating film with a small leakage current as an electrode layer can be arranged according to the shape of an unused region, and to provide a semiconductor device and an arrangement method of the capacitive element.例文帳に追加

リーク電流の少ない層間絶縁膜を挟む配線層を電極層とする容量素子を、未使用領域の形状に応じて配置することが可能な容量セル、半導体装置、および容量素子の配置方法を提供すること。 - 特許庁

To provide a solid electrolytic capacitor in which the impedance characteristics can be enhanced in the high frequency region while increasing the capacitance, and to provide a wiring board incorporating the solid electrolytic capacitor, an electronic apparatus and a method for producing the solid electrolytic capacitor.例文帳に追加

高周波領域のインピーダンス特性の向上、および静電容量の増大を図ることのできる固体電解コンデンサ、固体電解コンデンサ内蔵型配線基板、電子機器、および固体電解コンデンサの製造方法を提供すること。 - 特許庁

To provide a new printed wiring board to be thinner than that composed of the conventional compound material, having an electromagnetic wave absorbing layer, markedly improved the electromagnetic wave absorbing characteristics in a high-frequency region of GHz or high.例文帳に追加

従来の複合材料にて形成したものに比べて、薄肉で、なおかつギガヘルツ以上の高周波数領域での電磁波吸収特性が飛躍的に向上した電磁波吸収体層を備えた、新規なプリント配線用基板を提供する。 - 特許庁

To provide a semiconductor device for effectively utilizing a lower layer region of an electrode pad, while suppressing increase in the number of steps resulting in rise of manufacturing cost for formation of a lower layer wiring of the electrode pad over a laminated substrate with the damascene method.例文帳に追加

積層基板上の電極パッドの下層配線をダマシン工法で形成する場合に、製造の際にコストアップにつながる工程数の増加を抑えつつ、電極パッドの下層領域を有効活用することができる半導体装置を提供する。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for mounting a semiconductor chip 30 having a plurality of electrodes 32 in a semiconductor chip mounting region 31 of a wiring board 10 including a wiring pattern 12 having a plurality of electrical connections 14 and a base substrate 20, and connecting each electrical connection 14 electrically with any one electrode 32 while opposing each other.例文帳に追加

半導体装置の製造方法は、複数の電気的接続部１４を有する配線パターン１２とベース基板２０とを含む配線基板１０の、半導体チップを搭載するための領域３１に、複数の電極３２を有する半導体チップ３０を搭載して、それぞれの電気的接続部１４といずれかの電極３２とを対向させて電気的に接続することを含む。 - 特許庁

In this method of manufacturing the semiconductor device, in the semiconductor device 1 having a structure wherein a semiconductor chip 8 mounted on a principal surface of a package substrate 2 is sealed by a sealing member 11, conductor patterns 4 for wiring are arranged on the principal surface and the back surface of the package substrate 2, and a conductor pattern 4 for a dummy is arranged in a region where no conductor patterns 4 for wiring therein are arranged.例文帳に追加

パッケージ基板２の主面上に実装された半導体チップ８を封止部材１１によって封止した構成を持つ半導体装置１において、パッケージ基板２の主面および裏面に、配線用の導体パターン４を配置した他に、その配線用の導体パターン４が配置されていない領域にダミー用の導体パターン４とを配置した。 - 特許庁

This field emission electron source includes an electron emission region, a gate electrode to extract electrons and a gate insulating layer, and a hole 3 or small hole provided in a support board 1 is filled with particulates consisting of electron emitting material, and a different cathode wiring 2 free of restriction on the material and composition to form the element is made practicable to intersect a gate electrode wiring 6 perpendicularly.例文帳に追加

電子放出領域と、電子を引き出すゲート電極と、ゲート絶縁層を有する電界放出電子源において、電子放出材料の微粒子を支持基板１に配設されたホール３、又は細孔内に充填させ、素子を形成する材料、構成に制限のない相違するカソード配線２とゲート電極配線６を直交させることを可能にする。 - 特許庁

The semiconductor device comprises wirings 9 disposed on an insulating film 12 covering a gate electrode 1 and a semiconductor substrate 50 to electrically connect the gate electrode, and a dummy transistor 10 formed on the substrate and having no wiring as a transistor in such a manner that the wiring 9 is electrically connected to the source/drain region 14 of the transistor 10.例文帳に追加

この半導体装置は、ゲート電極１と半導体基板５０とを被覆する絶縁膜１２上に配置され、ゲート電極と電気的に接続された配線９と、半導体基板上に形成され、トランジスタとしての配線がなされていないダミートランジスタ１０とを備え、配線９がダミートランジスタ１０のソース／ドレイン領域１４に電気的に接続されている。 - 特許庁

In the multilayer interconnection board where a plurality of wiring sheets having a porous sheet, and a conductive pattern where a conductive substance is filled into a void at the selected region of the porous sheet are laminated, at least two types of porous sheets with a different average void diameter are used as the porous sheets for composing the plurality of wiring sheets.例文帳に追加

本発明は、多孔質シートと、前記多孔質シートの選択された領域の空孔に導電性物質が充填されてなる導電性パターンとを備える配線シートが複数枚積層されてなる多層配線基板において、前記複数枚の配線シートを構成する多孔質シートとして平均空孔径の異なる２種以上の多孔質シートが使用されていることを特徴とする。 - 特許庁

To conquer chipping of a resist pattern and instability of a resist pattern in a low exposure region, which become problematic when a fine pattern is formed using a laminate comprising a substrate, a photosensitive resin layer and a support layer in circuit formation for a printed wiring board, a flexible wiring board, a TAB substrate or a COF substrate, and to provide a stable fine resist pattern and a circuit.例文帳に追加

プリント配線板、フレキシブル配線板、ＴＡＢ基板、ＣＯＦ基板の回路形成において、基材と感光性樹脂層と支持体層からなる積層体をもちいてファインパターンを形成する際問題となる、レジストパターンの欠損、低露光領域下でのレジストパターンの不安定を克服し、安定したファインなレジストパターンおよび回路を提供することを目的とする。 - 特許庁

In the electrode pad region 10 composed a low-permittivity film 537 and wiring 555 formed in the groove of a cap film 538 by using a damascene method, a plurality of rectangular insulating sections 13 extended in the wiring leading-out direction 11 from an electrode pad exists in a island-like state in a top view except the central portion 41 of an electrode pad.例文帳に追加

低誘電率膜５３７とキャップ膜５３８の溝中にダマシン法を用いて形成された配線５５５からなる電極パッド領域１０に、電極パッドからの配線引き出し１１方向にのびる複数の長方形状の絶縁部１３が、電極パッドの中心部分４１を除き、上面から見て島状に存在していることを特徴とする半導体装置。 - 特許庁