例文 (999件) |
wiring regionの部分一致の例文一覧と使い方
該当件数 : 2147件
To provide an external stimulation detection system capable of reducing a wiring amount connecting a conductive fiber and a measuring device by accurately detecting a vector of external stimulation applied on a planar region.例文帳に追加
平面領域に加えられている外部刺激のベクトルを精度良く検出することができ、且つ導電繊維と計測装置とを接続する配線量を削減できる外部刺激検出システムを提供する。 - 特許庁
Layers 100, 110, and 120 of transparent material allowing transmission of wavelength in the visible light domain are respectively formed in the region on a photodiode 15 of each pixel in the layer of the same hierarchical level as the wiring layers 61 to 63.例文帳に追加
配線層61〜63とそれぞれ同一の階層に、各画素のフォトダイオード15上の領域において、可視光領域の波長を透過する透明材料からなる層100,110,120がそれぞれ形成される。 - 特許庁
The p-electrode 10 is constituted of respective parts, such as, a contact electrode part 10a, an extraction wiring part 10b and an electrode part 10c for bonding; and the electrode part 10c for bonding is formed on the external region 21.例文帳に追加
このp電極10は、コンタクト電極部10a、引き出し配線部10b、ボンディング用電極部10cの各部から構成されており、ボンディング用電極部10cは、外部領域21上に形成される。 - 特許庁
A structure connected by a dummy Cu pattern 43B and a dummy via plug 47D of the lower wiring layer is added to a region of a tip relative to the extension 47B in order to prevent a poor connection by stress migration at the connection thereof.例文帳に追加
この接続部でのストレスマイグレーションによる接続不良を防止するため延出部47Bより先端部の領域に下層配線層のダミーCuパターン43Bとダミービアプラグ47Dで接続する構造を追加する。 - 特許庁
To provide a stator of a rotary electric machine which prevents reduction in a valid wiring region, deterioration of a magnetic characteristic of a stator core and deterioration of heat dissipation of a winding and which does not require manufacture of a plurality of types of core molds.例文帳に追加
有効巻線領域の減少、固定子鉄心の磁気特性の低下及び巻線の放熱性の低下を防止すると共に、複数種類の鉄心金型の製作が不要な回転電機の固定子を得ること。 - 特許庁
A plasma nitride film layer 121 is formed on the interlayer insulation film 109 and the aluminum wiring layer 141, and an opening 123 penetrating the plasma nitride film layer 121 is formed between a dicing region and the seal ring.例文帳に追加
そして層間絶縁膜109及びアルミ配線層141上にプラズマ窒化膜層121を形成し、ダイシング領域とシールリングとの間に、プラズマ窒化膜層121を貫通する開口部123を設ける。 - 特許庁
To provide a multilayer wiring board that prevents a numerical aperture from decreasing by suppressing a light shield region, and facilitates manufacturing steps, and to provide a semiconductor device having the same.例文帳に追加
遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。 - 特許庁
In a region overlapping the magnetization free layer in the plan view, the first wiring DL extends in the extending direction He of an easy axis of magnetization which extends in the direction of easily magnetizing the magnetization free layer.例文帳に追加
上記第1配線DLは、磁化自由層と平面視において重なる領域において、磁化自由層が磁化されやすい方向に延びる磁化容易軸の延在する方向Heに沿うように延在している。 - 特許庁
An input protection circuit device comprises an MOS active element 3 formed within a well region 12 formed on a principal surface of a semiconductor substrate 11, and first to third wiring layers 16, 17, 18.例文帳に追加
入力保護回路装置は、半導体基板11の主表面に形成されたウェル領域12中に形成されるMOS型能動素子3と、第1乃至第3の配線層16,17,18とを備えている。 - 特許庁
Accordingly, the static electricity to be discharged and propagated toward the driving circuit 50 from an image display region 1a is released to the ground potential supplying conductive pattern 61a through the wiring pattern 155 for electrostatic bypass.例文帳に追加
従って、画像表示領域1aの側から駆動回路50に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン155を経てグランド電位供給用導電パターン61aに放出される。 - 特許庁
To improve fluidity of adhesive resin when a chip component like an LSI is mounted, via the adhesive resin, in a chip mounting region of a flexible substrate side where jumper wiring is formed, and heat pressure bonding is performed.例文帳に追加
ジャンパ配線が形成されているフレキシブル基板側のチップ実装領域に、接着樹脂を介してLSIなどのチップ部品を搭載して加熱圧着する際の接着樹脂の流動性を良好とする。 - 特許庁
To provide a semiconductor device which can restrain dispersion of the resistance value of a thin film resistance element properly even if it is formed above a region wherein an element and a wiring are formed, and its manufacturing method.例文帳に追加
素子や配線の形成される領域の上方に薄膜抵抗素子を形成する場合であれ、その抵抗値のばらつきを好適に抑制することのできる半導体装置及びその製造方法を提供する。 - 特許庁
The circuit wiring board is provided with an insulator (11) having a porous structure, and conduction parts (12 and 13) formed by filling a hole in a partial region of the insulator with a conductive material.例文帳に追加
多孔質構造を有する絶縁体(11)と、前記絶縁体の部分領域の空孔内に導電性物質を充填することにより形成された導電部(12,13)とを具備する回路配線基板である。 - 特許庁
By forming the dummy patterns 26 in this way, optical interference occurs even in the sparse region of the wiring pattern 24, and reduces the light intensity of a secondary light 32 of the ultraviolet light 28 that irradiates the resist film.例文帳に追加
このようにダミーパターン26を形成したことにより、配線用パターン24が疎の部分にも光の干渉が生じ、レジスト膜14に照射した紫外線28の二次光32の光量を低減させることができる。 - 特許庁
A light shielding film 25 for shielding incident light to a photodiode region of the light black level reference pixel part 23 is embedded in the film 243 on the wiring 241a positioning at the top level.例文帳に追加
そして、光黒レベル基準画素部23のフォトダイオード領域への光の入射を遮断する遮光膜25は、最上位に位置するメタル配線241a上の層間絶縁膜243内に埋め込まれている。 - 特許庁
To make it possible to suppress reduction in an anode-cathode breakdown voltage even in the case where a high potential wiring is performed from the side of a cathode to the side of an anode astride the upper part of a drift region.例文帳に追加
高電位配線をカソード側からドリフト領域の上部を跨いでアノード側に配線する場合でも、アノード−カソード間耐圧の低下を抑制することのできる半導体装置及びその製造方法を提供する。 - 特許庁
At least part of light generated by lighting an LED 30 is incident from a light incident region LIA formed on a +Z-direction surface of a printed wiring board 10A into the board 10A.例文帳に追加
LED30の点灯によって生じた光の少なくとも一部の光が、プリント配線板10Aの+Z方向側表面に形成された光入射領域LIAからプリント配線板10Aの内部へ入射する。 - 特許庁
A substrate having an external electrode and an internal electrode wiring is coated entirely with a photosensitive substance and then mounts an IC chip using a photoetching method before the photosensitive substance is formed in a region other than that being connected to wires.例文帳に追加
外部電極と内部電極配線を有する基板全体に感光性物質を塗布し、写真食刻法を用いてICチップを搭載しワイヤを接続する領域以外の領域に感光性物質を形成する。 - 特許庁
Therefore, a small area is sufficient to exclusively place the temperature detecting element, and even if the resistance line 105 extends over a half or more of the whole periphery of the pixel region 10b, another wiring can be provided without obstruction.例文帳に追加
このため、温度検出素子が占有する面積が狭くてよいとともに、抵抗線105を画素領域10bの全周の1/2以上にわたって延在させても、他の配線などを設けるのに支障がない。 - 特許庁
A plurality of pseudo-wirings 4, at least one of which having at least a bending part (K), are formed on the insulating film in a wide region (R) which is not covered wiring 3.例文帳に追加
この配線3が形成されていない広い配線不在領域Rには、その少なくとも1つが1箇所以上の屈曲部Kを有する複数の疑似配線4が同じく絶縁膜上に形成されている。 - 特許庁
To prevent a light-dark pattern due to a pattern portion consisting of the wiring and circuit element provided in a frame region from being projected near the edge of a display image in an electro-optical device such as a liquid crystal device.例文帳に追加
液晶装置等の電気光学装置において、額縁領域に設けられた配線や回路素子からなるパターン部に起因した明暗パターンが表示画像の縁付近に映し出されることを防止する。 - 特許庁
The shape of the recessed pattern in the frame part 104 is made different from that of a recessed pattern in a display region 102 and the recessed pattern is disposed on other than the driving circuit and the wiring pattern 32 or the recessed pattern is covered by a protecting pattern.例文帳に追加
額縁部104の凹パターンの形状を表示領域102の凹パターンと異ならせて、凹パターンを駆動回路上や配線パターン32上を避けて配置することにより、あるいは凹パターンを保護パターンで被う。 - 特許庁
Then, an image acquired by changing a detection region is compared at an image comparison section 115, and the electrical short-circuiting failure is automatically detected by a section 116 for detecting the electrical short- circuiting between the pattern to be inspected and lower-layer wiring.例文帳に追加
そして、検出領域を変えて取得した画像を画像比較部115で比較し、被検査パターン−下層配線間電気的短絡検出部116で電気的短絡不良を自動的に検出する。 - 特許庁
As shown in Fig. (c), a patterning film 15 having an opening 15a facing opposite a region is formed, where a metal wiring 12 is to be formed on a silicon wafer 11 in which a barrier metal 13 and a seed film 14 are stacked.例文帳に追加
図1(c) に示すように、バリアメタル膜13およびシード膜14が積層されたシリコン基板11上に、金属配線12を形成すべき領域に対向した開口15aを有するパターニング膜15を形成する。 - 特許庁
A plurality of second principal surface side solder bumps 52 comprising a plate-like component mounting region 53 are formed at a position immediately under the semiconductor chip 21 on a second principal surface 13 of the multilayer wiring substrate 11.例文帳に追加
多層配線基板11の第2主面13において半導体チップ21の直下となる箇所には、板状部品搭載領域53をなす複数の第2主面側はんだバンプ52が形成されている。 - 特許庁
At this time, the wiring cable connection electrodes are disposed to be overlapped in three dimensions with one end of the electronic component mounting region 110 and the imaging element driving circuit components mounting on this one end.例文帳に追加
このとき、配線ケーブル接続用電極が電子部品実装領域110の一端部およびこの一端部に搭載されている撮像素子駆動用回路部品と立体的に重なるように配置される。 - 特許庁
Since a region except an opening of the penetrating part 11e of the wiring 13 is put under restraint by a substrate surface 11d of an SOI substrate 11, the metallic element is collected to the opening of the penetrating part 11e that is not put under restraint.例文帳に追加
配線13は貫通部11eの開口以外の領域がSOI基板11の基板面11dにより拘束されているために、拘束がない貫通部11eの開口に金属元素が集約される。 - 特許庁
After an aluminium film 11 is formed on a silicon substrate 10, a hole 12 is formed in the wiring formation region of this aluminium film 11 so as to be vertically extended and afterwards, a copper layer 14 is embedded in this hole 12.例文帳に追加
シリコン基板10上にアルミニウム膜11を形成した後、該アルミニウム膜11における配線形成領域に穴12を上下方向へ延びるように形成し、その後、該穴12に銅層14を埋め込む。 - 特許庁
To provide a low temperature fired ceramic and a wiring board using it, capable of simultaneously being fired with metals of low melting points such as Ag or Cu, excellent in dielectric characteristics in high-frequency region and excellent in chemical resistance.例文帳に追加
AgやCu等の低融点金属と同時焼成が可能であり、高周波領域における誘電特性に優れ、更には耐薬品性に優れる低温焼成磁器、及びそれを用いた配線基板を提供する。 - 特許庁
To prevent a light-dark pattern caused by a pattern portion comprising wiring and circuit elements provided in a picture frame region from being projected near the edge of a display image in an electro-optical device such as a liquid crystal device.例文帳に追加
液晶装置等の電気光学装置において、額縁領域に設けられた配線や回路素子からなるパターン部に起因した明暗パターンが表示画像の縁付近に映し出されることを防止する。 - 特許庁
When a portion in the vicinity of the wiring region of the heater 82 of the air duct 50 is lifted up, the ribs 90 contact a lower face of the cooler 29 first, so as to avoid interference of the heater 82 with the lower face of the cooler 29.例文帳に追加
エアダクト50のヒータ82の配設領域付近が持ち上げられた場合に、リブ90が先に冷却器29の下面に当たることで、ヒータ82が冷却器29の下面と干渉することが回避される。 - 特許庁
To prevent a wiring substrate, to which a semiconductor chip is adhered in a semiconductor device with external connection terminals formed in the regions inside and outside the semiconductor chip, from warping outside the region of the semiconductor chip.例文帳に追加
配線基板に接着された半導体チップの内側と外側の領域に外部接続端子が形成された半導体装置において、前記配線基板の、前記半導体チップの外側の領域での反りを防ぐ。 - 特許庁
In a substrate 10 for semiconductor mounting devices, a semiconductor chip 21 can be surface-mounted on a semiconductor chip mounting region 23 of a first principal surface 12 of a multilayer wiring substrate 11 by a flip-chip connection method.例文帳に追加
本発明の半導体搭載装置用基板10では、多層配線基板11の第1主面12の半導体チップ搭載領域23に、半導体チップ21がフリップチップ接続方式で表面実装されうる。 - 特許庁
Improvement is given to the Q factor by utilizing the technology of wafer level packaging, and applying a differential inductor to a re-wiring layer so as to form inductive components in a circuit element forming region of the semiconductor chip.例文帳に追加
半導体チップの回路素子形成領域に誘導成分を形成させるため、ウエファーレベルパッケージの技術を利用し、かつ差動型インダクタを再配線層に適用することにより、Qファクターの向上を図る。 - 特許庁
The electrooptical device comprises a display region 1 including a plurality of light emitting element groups whose characteristics differ one another; and a plurality of power supply wiring 3R, 3G, 3B being provided for each of the plurality of light emitting element groups.例文帳に追加
電気光学装置は、互いに特性が異なる複数の発光素子群を含む表示領域1と、複数の発光素子群ごとに分けて設けられる複数の電源配線3R、3G、3Bとを有する。 - 特許庁
To provide a printed wiring board capable of preventing molten solder from sticking to a component surface without masking and requiring no region for a via hole for conducting a pattern of the other layer.例文帳に追加
溶融半田が部品面に付着するのをマスキングを行わずに防止でき、しかも他の層のパターンとの導通を図るためのバイアホールを設ける領域を新たに確保する必要がないプリント配線板を提供する。 - 特許庁
The printed circuit board includes a base material 10 which is an insulating layer, and a conductor layer (an electrode 20 and wiring 30) which is laminated on the base material 10 and has a component mounting region A where the electronic component 60 is mounted.例文帳に追加
プリント配線板は、絶縁層である基材10と、基材10上に積層され電子部品60が実装される部品実装領域Aを有した導体層(電極20と配線30)と、を備えている。 - 特許庁
A contact pin break preventing diaphragm 8 of an organic material is stacked on a wiring board 4, and minute contact pins 7 manufactured by plating or wire bonding are formed to a contact region 9.例文帳に追加
配線基板4上に有機材料からなるコンタクトピン破壊防止隔壁8を積層し、コンタクト領域9にはめっき法もしくはワイヤボンデイング法で作成した微細なコンタクトピン7を形成させた構造とする。 - 特許庁
In the formation of groove wiring, mask layers 4 and 5 which are constituted of stacked inorganic insulating films and have apertures 8 are made in the specified region of the interlayer insulating film constituted of an organic low-permittivity insulating film 3.例文帳に追加
溝配線の形成において、有機系の低誘電率絶縁膜3で構成される層間絶縁膜の所定の領域に、積層する無機絶縁膜で構成され開口8を有するマスク層4,5を形成する。 - 特許庁
The semiconductor device comprises the metal fuses 11 formed in the fuse region formed above the element isolation region of a semiconductor substrate, and the polysilicon wiring 16 which are located in a lower layer than the metal fuses and are arranged along the sides of the metal fuses when viewed in top view and which are hardly blown by laser light which is irradiated to bow the metal fuses.例文帳に追加
半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズ11と、メタルヒューズより下層側で平面的に見てメタルヒューズの側方に沿って配置され、メタルヒューズをブローする際に照射されるレーザー光ではブローし難いポリシリコンからなる配線16とを具備する。 - 特許庁
When the wiring board 100 is manufactured, in the fine hole forming process to form the fine hole, a first groove region 4 made of relatively shallow grooves is formed on the opening end side of the side wall of the fine hole, and a second groove region 5 made of relatively deep grooves is formed on the bottom side of the side wall of the fine hole.例文帳に追加
この配線基板100の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第1溝領域4が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第2溝領域5が形成される。 - 特許庁
To control the thickness in a substrate and improve the planarity of a surface in which a junction terminal of a semiconductor chip exists by making an area ratio, in which a conductor exists in each minute region, uniform, when a region, in which a junction terminal of a semiconductor chip exists, is divided into minute regions in each wiring layer.例文帳に追加
各配線層において、半導体チップの接合端子が存在する領域で、この領域を微小領域に分割した際に、各微小領域での導体が存在する面積率を揃えることで、基板の厚みを制御し、半導体チップの接合端子が存在する表面の平坦性を高めることを目的とする。 - 特許庁
In the circuit diagram preparation method for preparing an electric circuit diagram hierarchized from data showing an electric circuit, an outline region displayed by wiring information and graphic information which are data showing the electric circuit is determined on a symbol diagram of the low order hierarchy, and information on the circuit diagram is displayed not to exceed the outline region.例文帳に追加
電気回路を示すデータから階層化された電気回路図を作成する回路図作成方法であって、下位階層のシンボル図形について、前記電気回路を示すデータである配線情報および図形情報により表示する外形領域を定め、その外形領域を超えないように回路図の情報を表示する。 - 特許庁
The scanning line drive circuit and drawing wiring lines for the scanning line drive circuit which are drawn from a part of the external circuit connection terminals to the scanning line drive circuit are arranged in a region where the second substrate exists on the first substrate in a plane view, in a peripheral region other than the overhang section.例文帳に追加
走査線駆動回路と複数の外部回路接続端子の一部から走査線駆動回路へ引き回される走査線駆動回路用引回配線とは、張出部上を除く前記周辺領域では、第1基板上で平面的に見て第2基板が存在する領域内に配置されている。 - 特許庁
To provide a semiconductor designing apparatus which adds a capacitance component to power supply wiring without moving an already-disposed capacitance cell even if having no idle region in a region where the lowering of a power supply voltage by the generation of an instantaneous current is concerned so as to be able to suppress the generation of any instantaneous current noise, and a semiconductor circuit.例文帳に追加
瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、既配置セルを移動させることなく、電源配線に容量成分を付加し瞬時電流ノイズの発生を抑制することのできる半導体設計装置および半導体回路を提供する。 - 特許庁
The manufacturing method for wiring board includes a process wherein an organic substance having a thiol group is, as an end group, provided to an electrode region formed on the board; a process wherein the hydrophobic property is provided to the surface of the board; a process wherein the organic substance is removed, and a process wherein a solder is applied to the electrode region.例文帳に追加
基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、前記基板の表面に疎水性を付与する工程と、次いで、前記有機物を除去する工程と、次いで、前記電極領域にはんだを付着する工程とにより配線基板を製造する。 - 特許庁
The mold 40 is adapted to the wiring board provided with a region for joining the external connection terminal to the periphery of a region loaded with the semiconductor element to be sealed with the resin and equipped with a first mold 41 coming into contact with the surface on the side opposite to the surface loaded with the semiconductor element and a second mold 42 cooperating with the mold 41.例文帳に追加
金型40は、半導体素子が搭載されて樹脂封止される領域の周囲に外部接続端子を接合する領域が設けられている配線基板に適用され、半導体素子を搭載する面と反対側の面に当接する第1の金型41と、該金型と協働する第2の金型42を備える。 - 特許庁
Also, a wiring part 1b for current detection as a resistance for current detection for connecting the emitter bonding pad part 1a with the bonding pad part 1c for current detection is provided in a region, in which when excess currents are flowing through the emitter electrode 1, currents tend be concentrated easily, and temperature can be made higher than the other region.例文帳に追加
また、上記エミッタボンディングパッド部1aと上記電流検出用ボンディングパッド部1cとを接続する電流検出用抵抗としての電流検出用配線部1bを、上記エミッタ電極1に過電流が流れたときに電流が集中しやすく他の領域よりも温度が高くなる領域に設ける。 - 特許庁
A large number of chips are mounted in a substrate and after the internal electrode wiring of the substrate is connected to the electrodes of the IC chip through wires, the substrate is coated entirely with a photosensitive substance and the region of the IC chip other than the region to be exposed is surrounded by the frame of the photosensitive substance using photoetching before being bonded with a lid.例文帳に追加
基板内に多数のチップを搭載し、基板の内部電極配線とICチップの電極とをワイヤで接続した後に、感光性物質を基板全体に塗布し、写真食刻法を用いてICチップの露出すべき領域以外を感光性物質の枠で囲み板状のふたを接着する。 - 特許庁
A first interlayer insulating film 7 covering an MOSFET (the semiconductor device) 100 is formed on the main surface of a semiconductor substrate 1 and on the top face of a gate electrode 5, and a first wiring layer 9 is formed in the region other than above the channel region 6 of the MOSFET 100 on the top face thereof.例文帳に追加
半導体基板1の主面上及びゲート電極5の上面上には、MOSFET(半導体素子)100を被覆する第一層間絶縁膜7が形成され、その上面上の前記MOSFET100のチャネル領域6の上方以外の領域には第一配線層9が形成されている。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|