「wiring region」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

To provide a method for mounting an electronic component in a printed wiring board which is easy to position the lead of the electronic component and effectively prevents the occurrence of short circuit with an adjacent portion in a connection region for connecting with the lead.例文帳に追加

電子部品のリードの位置決めが容易であると共に、リードが接続される接続部位における隣接部分とのショートの発生を有効に防止したプリント配線板における電子部品実装方法を提供する。 - 特許庁

Accordingly for the lines 14, only one line for each of the circuit 16 side and the circuit 18 side is enough, and the wiring capacity of the region other than a liquid crystal panel 11 can be reduced.例文帳に追加

したがって、電送線１４は信号側受信回路１６側と走査側受信回路１８側との夫々最低限一本ずつ在ればよく、液晶パネル１１以外の領域における配線容量を減らすことができる。 - 特許庁

In the printed wiring board wherein the circuit pattern 2 consisting of an electrically conductive material is formed by plating on an insulating substrate 1, dummy circuit regions are formed on both sides or in the surrounding portion of a component mounting region in the circuit pattern 2.例文帳に追加

絶縁基材１上に導電材料からなる回路パターン２がメッキによって形成されたプリント配線板において、回路パターン２における部品実装領域の両側、あるいは、周囲部に、ダミー回路領域を形成する。 - 特許庁

To obtain a semiconductor integrated circuit that can accurately evaluate the semiconductor integrated circuit in detail, and suppresses the decrease in the design region of an internal logic circuit and the increase in limitation regarding arrangement wiring for reducing costs.例文帳に追加

より高精度で詳細な半導体集積回路の評価を可能とし、内部論理回路の設計領域の減少および配置配線上の制限の増加を抑えてコストを低減する半導体集積回路を得ること。 - 特許庁

In a region of a film substrate 1 in which a hole 1a is formed, a photodetector 2 is flip-chip mounted, with a light receiving part 2a facing the film substrate 1 and with the electrode connected to wiring 6 through a bump 5.例文帳に追加

孔１ａが形成されているフィルム基板１の領域には、受光部２ａをフィルム基板１側に向けてフォトディテクタ２（光検知器）が、その電極をバンプ５を介して配線６に接続させて、フリップチップ実装されている。 - 特許庁

To provide an LED, which is enhanced in brightness and luminous performance by a method where an element drive current is uniformly diffused throughout an open light-emitting region, where the LED is equipped with a light-emitting layer, a window layer of oxide, and a wiring pedestal electrode.例文帳に追加

発光層、酸化物からなる窓層、および結線用台座電極を有する半導体発光ダイオードにおいて、素子駆動電流を開放発光領域に均一に拡散させ、高輝度、高発光効率のＬＥＤを提供する。 - 特許庁

The tape carrier forms an opening conduction hole, and the lead which is the one end of the wiring in the region of the conduction hole is formed into a spirally formed pattern.例文帳に追加

半導体実装用テープキャリアは、開口する導通孔を形成し、導通孔の領域内にある配線の一端側であるリード部が、螺旋状に成形（フォーミング）されたパターンに形成したことを特徴とする半導体実装用テープキャリア。 - 特許庁

In an interlayer insulating film 22, a contact plug 24b is formed so as to serve as the shared contact which connects to a silicide layer 20b on an n-type source/drain region 19b, and to the silicide layer 20d on the gate electrode wiring 14b.例文帳に追加

そして、層間絶縁膜２２には、Ｎ型ソース・ドレイン領域１９ｂ上のシリサイド層２０ｂ及びゲート電極配線１４ｂ上のシリサイド層２０ｄに接続するシェアードコンタクトとなるコンタクトプラグ２４ｂが形成されている。 - 特許庁

The first wiring layer 6a is formed on the perimeter region of the light-receiving section in the first flattening layer 5a provided on the semiconductor substrate 3, and a first dummy pattern 10a is formed on the light-receiving section of the first flattening layer.例文帳に追加

半導体基板３上に設けられた第１の平坦化層５ａの受光部周辺領域上に第１の配線層６ａを形成すると共に、第１の平坦化層の受光部上に第１のダミーパターン１０ａを形成する。 - 特許庁

On an active matrix substrate, a film quality inspection region 80 of 1 mm square is formed in the part where a pixel part, a scanning line driving circuit, a data line driving circuit and signal wiring 72, etc., are not formed.例文帳に追加

アクティブマトリクス基板２００において、画素部１１、走査線駆動回路７０、データ線駆動回路６０、信号配線７２、７３などが形成されていない部分には１ｍｍ角の膜質検査領域８０が形成されている。 - 特許庁

To provide a mounting structure which retains deformation small in the region between a semiconductor chip and a stiffener in a multilayer circuit wiring board which is constituted by laminating through an adhesion layer a plurality of insulating films having a conductive layer.例文帳に追加

導体層を有する複数の絶縁フィルムが接着層を介して積層してなる多層回路配線板において，半導体チップとスティフナーの間の領域における変形を小さく保つ実装構造を提供する。 - 特許庁

To provide a logic synthesizing device and a method therefor capable of preventing unnecessary load dispersion and performing load dispersion by taking the optimum cell arrangement and wiring region into account when performing layout in logical synthesis of LSI design.例文帳に追加

ＬＳＩ設計の論理合成において、不要な負荷分散を防止し、レイアウト時に最適なセル配置、配線領域を考慮した負荷分散を行うことができる論理合成装置および論理合成方法を提供する。 - 特許庁

The wiring board has: a plurality of conductor layers 31 formed in an edge region in a laminated manner; and a connection part between the conductor layers 32 formed between the plurality of conductor layers 31 for making connections between the plurality of conductor layers 31 electrically.例文帳に追加

端縁領域に積層的に形成された複数の導体層３１と、複数の導体層３１間を電気的に接続するように複数の導体層３１間に形成された導体層間接続部３２とを有している。 - 特許庁

To provide a manufacturing method for a semiconductor device mounting an IC on a flexible base material having inner leads and a wiring pattern related to the inner leads in a mounting region by a simple method at a lower cost, and also to provide a semiconductor device.例文帳に追加

実装領域にインナーリード及びそれに関係する配線パターンを有するフレキシブルな基材に、より低コストで簡便な方法でＩＣを実装する半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

In addition, mountability is improved even if an area (width) of the conductive region is small by a configuration such that an electrode provided on one principal plane of the substrate is to be a multilayered structure that is connected to an external connection electrode through a wiring layer.例文帳に追加

また、基板の一主面側に設ける電極を多層構造として配線層を介して外部接続電極に接続する構成とすることにより、導電領域の面積（幅）が小さくても実装性が向上する。 - 特許庁

The flat display device provided with the display region for embodying a prescribed image between a first substrate and a second substrate includes a sealing material which adheres the first substrate to the second substrate, at least a wiring part disposed between the first substrate or the second substrate and the sealing material and a cover layer which intervenes between the sealing material and the wiring part and covers the wiring part.例文帳に追加

本発明は、第１基板と第２基板間に所定の画像を具現する表示領域が具備された平板表示装置において、前記第１基板と第２基板とを接着する密封材と、前記第１基板または第２基板と前記密封材との間に具備された少なくとも１つの配線部と、前記密封材と前記配線部との間に介在されて前記配線部を覆う被覆層と、を含むことを特徴とする平板表示装置である。 - 特許庁

There are provided a wiring layer formed on a substrate surface formed in a wanted element region, an inter-layer insulating film covering the wiring layer surface, a silicon nitride film formed so as to cover the entire surface of the inter-layer insulating film, and a gold layer which is formed on the silicon nitride film as a top layer metal, and a flattened insulating film formed on the metal-wiring layer.例文帳に追加

本発明では、所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記メタル配線層上に形成された平坦化絶縁膜とを含むことを特徴とする。 - 特許庁

The electrooptical device 2 includes an element substrate 12 having a pixel region 20 where a plurality of pixels each provided with a pixel transistor 38 are arranged and a plurality of heater layers 28 formed by using a wiring material of the pixel transistor 38 in a wiring layer on the element substrate 12, heated by current flow and electrically independent of each other.例文帳に追加

電気光学装置２は、画素トランジスタ３８を備えた画素が複数配列された画素領域２０が形成された素子基板１２と、素子基板１２上の配線層にて、画素トランジスタ３８の配線材料で形成され、電流が流れることによって加熱される各々が電気的に独立する複数のヒータ層２８と、を有する。 - 特許庁

Likewise, the IDT electrodes 21 for second SAW resonator elements 20 are connected to a second connecting wiring 25, and the second connecting wiring 25 is connected to a second conductive terminal 29 as the common terminal provided in a region different from the first conductive terminal 19 on the outer periphery of the SAW wafer 1A.例文帳に追加

同様に、第２のＳＡＷ共振子要素２０のＩＤＴ電極２１は第２の接続配線２５に接続され、この第２の接続配線２５は、ＳＡＷウェハ１Ａの外周部分の上記第１の通電端子１９とは異なる領域に設けられた共通端子としての第２の通電端子２９に接続されている。 - 特許庁

In a semiconductor device 1 having a structure where a semiconductor chip 8 mounted on a principal surface of a package substrate 2 is sealed by a sealing member 11, conductor patterns 4 for wiring are arranged on the principal surface and a back surface of the package substrate 2, and the conductor pattern 4 for a dummy is arranged in a region where no conductor patterns 4 for the wiring are arranged.例文帳に追加

パッケージ基板２の主面上に実装された半導体チップ８を封止部材１１によって封止した構成を持つ半導体装置１において、パッケージ基板２の主面および裏面に、配線用の導体パターン４を配置した他に、その配線用の導体パターン４が配置されていない領域にダミー用の導体パターン４とを配置した。 - 特許庁

The image sensor in an embodiment includes a metal wiring layer formed on a semiconductor substrate containing a circuit region, first conductive type conducting layers formed on the metal wiring layer while being separated from each other, an intrinsic layer formed on the first conductive type conducting layers, and a second conductive type conducting layer formed on the intrinsic layer.例文帳に追加

実施例によるイメージセンサは、回路領域を含む半導体基板上に形成された金属配線層と、該金属配線層上に相互離隔されて形成された第１導電型伝導層と、前記第１導電型伝導層上に形成された真性層（intrinsic）と、及び前記真性層上に形成された第２導電型伝導層を含む。 - 特許庁

A flexible printed board 54 to be connected to an input device is configured to have a wiring region 54b in which a wiring part is laid on a surface of a flexible base, a first terminal part 80 to be electrically connected to a first connection of the input device, and a second terminal part 81 to be electrically connected to a second connection of the input device.例文帳に追加

入力装置に接続されるフレキシブルプリント基板５４は、可撓性基材の表面に配線部が引き回された配線領域５４ｂと、入力装置の第１接続部に電気的に接続される第１端子部８０と、入力装置の第２接続部に電気的に接続される第２端子部８１と、を有して構成される。 - 特許庁

A control line 26 supplying at least one of the electric power and control signal for driving the analog switch circuit is formed crossing a driving-IC-24 mounting region of the flexible wiring board 23 where the driving IC 24 is mounted, and led out from a center portion of the flexible wiring board 23 onto the liquid crystal display panel 21.例文帳に追加

アナログスイッチ回路を駆動するための電源及び制御信号の少なくとも一方を供給する制御ライン２６が、駆動ＩＣ２４が実装されたフレキシブル配線基板２３の駆動ＩＣ２４実装領域を横切って形成され、フレキシブル配線基板２３の中央部から液晶表示パネル２１上に引き出されている。 - 特許庁

One end part of the flexible wiring board 31 is adhered to a terminal arraying part 21a in a region entered to the inner side of the terminal arraying part 21a than an end edge of the terminal arraying part 21a of a liquid crystal display panel 20 and the flexible wiring board 31 is folded on the inner side from the end edge of the terminal arraying part 21a.例文帳に追加

フレキシブル配線板３１の一端部を液晶表示パネル２０の端子配列部２１ａの端縁よりも前記端子配列部２１ａの内側に入り込んだ領域において前記端子配列部２１ａに接着し、このフレキシブル配線板３１を前記端子配列部２１ａの端縁よりも内側において折り返した。 - 特許庁

One end of a wiring L133 for the common electrode 133 is provided in a terminal region A21 to form an external connection terminal part, and the other end of the wiring L133 is electrically connected to the common electrode 133 nearby a corner of the common electrode 133 which is close to both a vertical driver 51 and a horizontal driver 52.例文帳に追加

共通電極１３３用の配線Ｌ１３３の一端は端子領域Ａ２１内に設けられて外部接続端子部を構成し、配線Ｌ１３３の他端は共通電極１３３のうちで垂直ドライバ５１と水平ドライバ５２との両方に近接した隅部付近において共通電極１３３に電気的に接続されている。 - 特許庁

The printed board design device has a means which calculates an optimum interval between vias for each region of the printed board, based on each of the information including layout information on peripheral component arrangement and wiring, characteristic information on characteristics given to the components and the wiring, such as clock frequency, and information on a required noise suppression intensity, which are all used as input.例文帳に追加

プリント基板設計装置は、周囲の部品配置や配線のレイアウト情報、クロック周波数などの部品および配線に与えられた特性情報、要求されるノイズ抑制強度に関する情報を入力として用い、これらの各情報をもとに、プリント基板の領域ごとに適切なビア間隔を算出する手段を持つ。 - 特許庁

In an LED circuit board 62 with a plurality of stacked wiring pattern layers, a through-hole 621 which transmits a drive signal generated by a signal generating circuit 100 between the wiring pattern layers each other is formed penetrating from a front surface to a back surface of the LED circuit board 62 in a region where the signal generating circuit 100 is installed.例文帳に追加

配線パターン層が複数積層されたＬＥＤ回路基板６２は、信号生成回路１００が設置された領域内に、信号生成回路１００にて生成された駆動信号を配線パターン層相互の間で伝送するスルーホール６２１がＬＥＤ回路基板６２の表面から裏面に貫通させて形成されている。 - 特許庁

This semiconductor device has a contact 103 and a buried metal wiring 106 which penetrate a film 105 having a hydrogen barrier property and is electrically connected between interlayers, and in a region other than a part just under the metal wiring, an opening 104 is provided, and a hydrogen diffusion route to a lower layer of a second insulation film 102 is provided.例文帳に追加

水素バリア性を有する膜１０５を貫通し、層間を電気的に接続するコンタクト１０３及び埋め込み金属配線１０６を有する半導体装置であって、金属配線直下の部分以外の領域において、開口１０４が設けられており、第２の絶縁膜１０２の下層への水素拡散経路が設けられている。 - 特許庁

This semiconductor integrated circuit device having multi-layer wiring structure comprises heat conduction parts 33, 35, 37 (see the regions A, E, F) extending to the upper layer side via paths different from a connection hole for signal transmission and a metal wiring layer (see the region C).例文帳に追加

多層配線構造を備えた半導体集積回路装置において、多層配線構造を構成する接続孔及び金属配線層と同じ導電材料からなり、信号伝送用の接続孔及び金属配線層（領域Ｃ参照）とは異なる経路で上層側に延びる熱伝導部３３，３５，３７を備えている（領域Ａ，Ｅ，Ｆ参照）。 - 特許庁

Among a plurality of power source lines 103R, 103G and 103B which are provided at the outside of an effective region, the power source line 103B, located at the outermost side, comprises a conductive film provided at a first wiring line layer 135 and a conductive film provided at a second wiring line layer 136, thereby narrowing the width of the power source line.例文帳に追加

有効領域の外側に設けられた複数の電源線１０３Ｒ,１０３Ｇ,及び１０３Ｂのうちの最も外側に位置する前記電源線１０３Ｂが第１配線層１３５に設けられた導電膜と第２配線層１３６に設けられた導電膜の双方により構成することにより、電源線の線幅を狭くすることができる。 - 特許庁

Adjacently to the region, As (rsenic) with a does of 5×1014 cm-2 to 1016 cm-2 is selectively ion implanted in the non-doped polysilicon wiring, n+Poly 20 (n+ polysilicon) which will be n+ layer 15 and n-type diode is simultaneously formed, and a length of the polysilicon wiring in which the ion is implanted is formed 1 μm to 15 μm.例文帳に追加

また、前記の箇所と隣接してノンドープのポリシリコン配線１１に、ドーズ量が５×１０^14ｃｍ^-2〜５×１０^16ｃｍ^-2のＡｓ（ヒ素）２９を選択的にイオン注入して、同時にｎ^+ 層１９とｎ型ダイオードになるｎ^+ Ｐｏｌｙ２０（ｎ^+ ポリシリコン）を形成し、イオン注入するポリシリコン配線１１の長さは１μｍ〜１５μｍとする。 - 特許庁

In the peripheral circuit region, a laminate structure DMM in which a layer of the same material as the magnetization free layer, a layer of the same material as the tunnel insulation layer, and a layer of the same material as the magnetization fixed layer are stacked is arranged so as to overlap with second wiring BL2 comprising the same layer as the first wiring BL in top view.例文帳に追加

上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。 - 特許庁

The tape bonding equipment for connecting a tape material 14 to the wiring terminal 52a of a semiconductor device 5 in a workpiece 4 constituted by bonding the semiconductor device 5 to a housing 6 comprises a pin 3 for pressing the periphery of bonding region of the tape material 14, when the tape material 14 is bonded to the wiring terminal 52a of the semiconductor device 5.例文帳に追加

ハウジング６に半導体装置５を接合して構成される被加工物４における、前記半導体装置５の配線用端子５２ａにテープ材１４を接続するテープボンディング装置であって、前記半導体装置５の配線用端子５２ａへのテープ材１４のボンディング時に、該テープ材１４のボンディング領域周辺を押圧する押圧ピン３を備える。 - 特許庁

In the solid-state imaging device, the lower electrodes 113 and the contact wiring 111 are connected through openings provided in the light-shielding film 112 each corresponding to the contact wiring 111, and the light-shielding film 112 is formed in the entire region of the gaps between the adjacent lower electrodes 113 on the insulating film 110 except for the places of the openings.例文帳に追加

そして、固体撮像装置は、下部電極の１１３とコンタクト配線１１１とが、遮光膜１１２にそれぞれ対応して設けられた開口を介して接続されており、遮光膜１１２が、絶縁膜１１０上において、開口された箇所を除き、隣接する下部電極１１３間の隙間の全域に形成されている。 - 特許庁

The solid state imaging device comprising a semiconductor substrate, and a pixel region including a plurality of pixels having light receiving sections formed on the semiconductor substrate is further formed with first and second wiring layers 14 and 16 formed on the semiconductor substrate and having apertures corresponding to the light receiving sections, and an in-layer lens 18 arranged above the second wiring layer 16.例文帳に追加

半導体基板と、この半導体基板に形成された受光部を有する画素を複数含む画素領域を備える固体撮像装置であって、半導体基板上に積層され受光部に対応する開口領域を有する第１および第２の配線層１４，１６と、第２の配線層１６の上方に形成された層内レンズ１８とを備える。 - 特許庁

An LCD driver IC 14 (semiconductor device) comprises: a transistor element 31; an STI separation layer 32 for separating the transistor element 31 electrically; gate wiring 34 formed over the STI separation layer 32 and the diffusion region 43; and an insulation film 41 formed between the gate wiring 34 and the STI separation layer 32.例文帳に追加

ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、トランジスタ素子３１を電気的に分離するためのＳＴＩ分離層３２と、ＳＴＩ分離層３２及び拡散領域４３上に跨って形成されたゲート配線３４と、ゲート配線３４とＳＴＩ分離層３２との間に形成された絶縁膜４１とを有する。 - 特許庁

The mounting region 53 is divided into a plurality of partial regions 54, 56 smaller than the mounting region of the electronic component mounting system based on the CAD (computer aided design) data of the printed wiring board 14, and a mounting program classified by the process which optimizes the working procedure of mounting works of the electronic components 20a, 20b is prepared with respect to respective regions.例文帳に追加

プリント配線板１４のＣＡＤデータに基づいて、装着領域５３を電子部品装着システムの装着可能領域より小さい複数の部分領域５４，５６に分割し、それぞれの領域について装着すべき電子部品２０ａ，２０ｂの装着作業の手順を最適化した工程別装着プログラムを作成する。 - 特許庁

A semiconductor device includes wiring 2 having, at least in a partial region of the top surface, a tapered portion 2a having side walls one of which is tapered and the flat portion 2b having the other of which is flat, and a contact via 4 which is formed on a region including at least the tapered portion 2a and comes into contact with the tapered portion 2a.例文帳に追加

上面の少なくとも一部の領域において、両側壁の一方側が細くなったテーパー部２ａを有するとともに、他方側が平坦になった平坦部２ｂを有する配線２と、テーパー部２ａの少なくとも一部を含む領域上に形成されるとともにテーパー部２ａと接触するコンタクトビア４と、を備える。 - 特許庁

To provide a transistor which has a structure having a high flexibility in a design regarding a gate wiring even when an element region where a source diffused layer and a drain diffused layer are alternately formed is increased in an area, and can preferably suppress the reduction of a surge resistance caused by a charge variation (unbalance) of each gate in the same region.例文帳に追加

ソース拡散層とドレイン拡散層とが交互に形成される素子領域を大面積化する場合であれ、ゲート配線にかかる設計に関して自由度の高い構造を有し、同領域内の各ゲートの充電ばらつき（アンバランス）に起因するサージ耐量の低下についてもこれを好適に抑制することのできるトランジスタを提供する。 - 特許庁

In order to employ common wiring of a board and to prevent deviation of energy being applied to a heating resistor from the stable ink ejection range due to difference in the number of simultaneous driving, the driving element is reduced in size significantly as compared with a conventional one and operation of an MOS transistor is shifted from a non-saturation region to a saturation region.例文帳に追加

基板の配線を共通配線にすると共に、発熱抵抗体に印加されるエネルギーが同時駆動数の差によってインクの吐出安定範囲から逸脱しないようにするために、駆動素子のサイズを従来に対して著しく小型化することでＭＯＳ型トランジスタの動作をその非飽和領域から飽和領域に移動させて動作させる。 - 特許庁

The metal wiring layer 6 includes a bonding pad portion 6a, which is disposed overlaying the semiconductor element portion 20 with the interlayer insulating film 5 interposed, and the interlayer insulating film 5 includes a polyimide film 5b with a flat upper surface disposed at least in a region right below the bonding pad portion 6a and a region right above the semiconductor element portion.例文帳に追加

金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。 - 特許庁

The semiconductor device 100b includes: a substrate 101; an imaging region A formed on the substrate 101 and arranged with an array of photoelectric conversion cells each having a photoelectric converting section 103; a control circuit region B formed on the substrate 101 and performing the control of the imaging region and the delivery of a signal therefrom; and copper-containing wiring layers 132, 134 formed on the substrate 101 and formed of a material containing copper.例文帳に追加

半導体装置１００ｂは、基板１０１と、基板１０１上に形成され、光電変換部１０３を有する光電変換セルがアレイ状に配置された撮像領域Ａと、基板１０１上に形成され、撮像領域の制御及び撮像領域からの信号の出力を行なう制御回路領域Ｂと、基板１０１上に形成され且つ銅を含む材料よりなる銅含有配線層１３２、１３４とを備える。 - 特許庁

To provide a substrate for an electro-optical device that can reduce contact resistance between wiring and a source-drain region without the need of a new photomask, and to provide an electro-optical device, an electronic apparatus, and a method for manufacturing a substrate for an electro-optical device.例文帳に追加

新たなフォトマスクを必要とすることなく配線とソース・ドレイン領域との接触抵抗を低減させることが可能な電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の製造方法を提供すること。 - 特許庁

A main data line MDL_-Rl for read-out is formed on a memory cell array, a main data line MDL_-Aj for automatic write and erasure is formed in a region being apart from the memory cell array, and page read-out substance corresponding to dual work is realized using three layers metal wiring.例文帳に追加

メモリセルアレイ上に読み出し用の主データ線ＭＤＬ＿Ｒｌを形成し、メモリセルアレイから離れた領域にオート用の主データ線ＭＤＬ＿Ａｊを形成し、三層メタル配線を用いてデュアルワーク対応のページ読み出し品を実現した。 - 特許庁

To provide a wiring board which is burned at a temperature of 800 to 1000°C, low in dielectric constant and low in dielectric loss in a high-frequency region, high in mechanical strength, similar to a printed board in thermal expansion coefficient, and high in mounting reliability.例文帳に追加

８００〜１０００℃にて焼成可能で、高周波領域において低誘電率、低誘電損失、高強度かつプリント基板と近似の熱膨張係数を有し、これらに対する高信頼性の実装が可能な配線基板を提供する。 - 特許庁