「wiring region」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

To provide a method for selectively forming a copper film capable of forming a desired copper wiring layer or the like by selectively depositing a copper on a necessary region of a substrate made of a conductive material or a semiconductor material and reducing a raw material cost.例文帳に追加

導電性材料または半導体材料からなる下地の必要とする領域に銅を選択的に堆積して所望の銅配線層等を形成することが可能で、原料コストの低減等を図ることができる銅被膜の選択形成方法を提供しようとものである。 - 特許庁

Grid electrodes 2 in plural rows are arranged so that two rows of the anode electrodes 3 may face one row, respective anode electrodes 3 and respective grid electrodes 2 are sectioned into two regions in the row direction, and an anode wiring pattern of a fourfold anode matrix type is formed in each region.例文帳に追加

複数列のグリッド電極２は、前記アノード電極３の２列が１列に対応するように設けられ、各アノード電極３および各グリッド電極２は、行方向に２つの領域に区分され、各領域ごとに４重アノードマトリックス方式のアノード配線パターンが形成されている。 - 特許庁

This device contains a silicon substrate 10 on which a MOS element 14 and an element-isolation region 12 are formed, a first interlayer insulation layer 20 formed on the silicon substrate 10, and a metallic wiring layer 30 (and 50) formed on the first interlayer insulation layer 20.例文帳に追加

多層配線構造を有する半導体装置は、ＭＯＳ素子１４および素子分離領域１２が形成されたシリコン基板１０、シリコン基板の上に形成された第１の層間絶縁層２０、および第１の層間絶縁層より上に形成された金属配線層３０（および５０）を含む。 - 特許庁

The pitch for arrangement of active elements in the driving circuit part (scanning driver 2a and data driver 3a) in each specified area of a scanning driver 2 and a data driver 3 is decreased to produce a wiring region (2b, 3b), on which a common transfer electrode 4 is disposed with an insulating film interposed.例文帳に追加

走査ドライバ２およびデータドライバ３の所定範囲毎の駆動回路部（走査ドライバ２ａおよびデータドライバ３ａ）の能動素子の配設ピッチを小さくして生じた配線領域（２ｂ，３ｂ）上に絶縁膜を介してコモン転移電極４をそれぞれ配置したものである。 - 特許庁

The laminar optical wiring layer having a core 1 for propagating light and a clad 2, a mirror 3 which has an inclination to the core and reflects light and a light incident and exit part for incidence and emission of the light is larger in the maximum width of the effective region of the mirror by ≥2 times the thickness of the core.例文帳に追加

光を伝搬させるコア１及びクラッド２と、コアに対して傾きを有し、光を反射させるミラー３と、光を入出射させる光入出射部を有する層状の光配線層において、ミラーの有効領域の最大幅が、該コアの厚さよりも２倍以上大きい。 - 特許庁

First and second measurement-combination wiring layers 50A, 50B extending downward to the both ends of the vertical driving circuit 20 and the horizontal driving circuit 30 from first and second measurement-combination terminals 41A, 41B in a FPC (flexible printed circuit) region 40 are arranged on a glass substrate 1.例文帳に追加

ガラス基板１上には、ＦＰＣ領域４０の第１及び第２の測定兼用端子４１Ａ，４１Ｂから、垂直駆動回路２０及び水平駆動回路３０の両端部の下方に延びる第１及び第２の測定兼用配線層５０Ａ，５０Ｂが配置されている。 - 特許庁

Furthermore, a printed wiring board power supply circuit designing device is constituted which makes a determination based upon the power supply noise with respect to the insertion of the resistance element between the power supply terminals of the LSI and the addition of the capacity element of the PCB on which the LSI having the addition region of the resistance element is mounted.例文帳に追加

また、抵抗素子の付加領域を有するＬＳＩが実装されたＰＣＢにおいて、抵抗素子のＬＳＩの電源端子間への挿入と、容量素子の追加に関して、電源ノイズを基準にして判断するプリント配線基板電源回路設計装置を構成する。 - 特許庁

A pseudo pattern 31 with the same thickness as a conductor pattern 30 is formed at a region where no patterns are formed on each conductor pattern surface of wiring boards 18 and 19 being laminated while sandwiching a prepreg 32 so that width W is selected to set an interval to the conductor pattern 30 to a range of 100-300 μm.例文帳に追加

プリプレグ３２を挟んで積層される配線板１８，１９の各導体パターン面には、そのパターン非形成領域に、導体パターン３０との間隔が１００〜３００μｍの範囲内の幅Ｗとなるように、導体パターン３０と同じ厚さの擬似パターン３１を形成する。 - 特許庁

On an upper plane of a wiring substrate 13 provided with a connecting pad 12 on the upper plane, a no flow underfilling resin 16 containing ball-like particles 17 of diameter 100 μm formed with silicon oxide is applied, and the ball-like particles 17 are stationed in a region between the connecting pads 12.例文帳に追加

上面に接続用パッド１２を備える配線基板１３の上面に、酸化珪素から形成された直径１００μｍの球状粒子１７を含有させたノーフローアンダーフィル用樹脂１６を塗布し、球状粒子１７を接続用パッド１２間の領域に配置する。 - 特許庁

To provide a copper alloy film which can attain resistance reduction in a process temperature region of a wiring film of a flat panel display apparatus or the like, can suppress a hillock and a void produced in a copper-based film and has heat resistance and to provide a sputtering target material for forming the copper alloy film.例文帳に追加

平面表示装置等の配線膜のプロセス温度域での低抵抗化が可能であるとともに、Ｃｕ系膜で発生するヒロックおよびボイドを抑制可能な耐熱性を有するＣｕ合金膜とそのＣｕ合金膜を形成するためのスパッタリングターゲット材を提供する。 - 特許庁

The external terminals 2 are arranged in a lattice form, in which two or more lines and columns located at equal intervals are arranged on the rear side of the wiring substrate, and in at least two outer lines or two outer columns on the lattice form, there is a region 10, where the external terminals 21, 22 are arranged into lattice forms.例文帳に追加

外部端子２は、配線基板裏面に等間隔に配置された列及び行を複数並べた格子状配列であり、格子状配列の外側の少なくとも２列もしくは２行には外部端子２１、２２が千鳥状に配列された領域１０を有してる。 - 特許庁

A substrate 10 is provided with a wiring pattern 12, and the semiconductor chip 20 is mounted so that the pump 26 and the pattern 12 can be electrically connected so as to be faced to each other, and any opening is not formed in a region overlapped with the semiconductor chip 20 which is larger than the semiconductor chip 20.例文帳に追加

基板１０は、配線パターン１２を有し、半導体チップ２０が、バンプ２６と配線パターン１２が対向して電気的に接続されるように搭載され、半導体チップ２０よりも大きくて半導体チップ２０とオーバーラップする領域に開口が形成されない。 - 特許庁

Thereby, it becomes possible to omit a process to form an interconnection to connect the gate electrode 124 of the first stage transistor 124 of the output circuit 140 and the impurity diffusion region 117 of the FD portion 114 through a contact hole, making it possible to avoid the deterioration of pixel characteristics caused by wiring process.例文帳に追加

これにより、出力回路１４０の初段トランジスタ１２４のゲート電極１２４と、ＦＤ部１１４の不純物拡散領域１１７とをコンタクトホールを介して接続する配線を形成する工程をなくすことができ、配線工程に起因する画素特性劣化を回避することができる。 - 特許庁

After forming a resist 13b in the region of an n-type silicon substrate 1 wherein no wiring is formed, a conductive layer 15 is so formed on the whole surface of the n-type silicon substrate 1, inclusive of the resist 13b as to expose the surface of the resist 13b by mechanically polishing the conductive layer 15.例文帳に追加

Ｎ型シリコン基板１上の配線が形成されない領域に、レジスト１３ｂを形成し、レジスト１３ｂを含むＮ型シリコン基板１の全面に導電体層１５を形成し、機械的研磨により導電体層１５を研磨し、レジスト１３ｂの表面を露出させる。 - 特許庁

To provide a conductive film pattern forming method wherein disconnection, especially at a region where the width changes, is prevented in a process of forming on a receptor layer a conductive film pattern continuous but with a change in width; and to provide a wiring board, an electronic device, an electronic apparatus, and a noncontact type card medium.例文帳に追加

受容層上に連続した幅の異なる部分を有する導電膜パターンを形成する場合に、特に幅が変化する部分での断線を防止した、導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体を提供する。 - 特許庁

The board 110 is formed with a terminal electrode 112 and a via-hole 111 for connecting the terminal electrode 112 to a wiring electrode of the functional section, the cavity 131 is formed in a vibration region of the functional section 130 of a lid part 130, and a magnetic thin film 140 is formed outside the lid part 130.例文帳に追加

基板１１０には、端子電極１１２と、端子電極１１２と機能部の配線電極とを接続するビアホール１１１が形成され、蓋部１３０には、機能部１２０の振動領域に空洞部１３１が、外側には磁性体薄膜１４０が形成される。 - 特許庁

This has a constitution that a groove part DIT is installed at a prescribed region of protective insulation film 13 and the flattening film 14 on an insulating substrate 11 in which transistors Tr 11 to 13, a capacitor Cs, and a various kinds of wiring layers to constitute a pixel circuit DC have been covered and formed.例文帳に追加

画素回路ＤＣを構成するトランジスタＴｒ１１〜１３やキャパシタＣｓ、各種配線層が形成された絶縁性基板１１上に、被覆形成された保護絶縁膜１３及び平坦化膜１４の所定領域に、溝部ＤＩＴを設けた構成を有している。 - 特許庁

The wiring substrate includes an insulating base material 2, a bonding layer 3 formed on the surface of the insulating base material, a conductor wire 4 formed on the surface of the bonding layer, and a bump electrode 5 formed extending in a region on the bonding layers in both sides of the conductor wire crossing the longitudinal direction of the conductor wire.例文帳に追加

絶縁性基材２と、絶縁性基材の表面に形成された接着層３と、接着層の表面に形成された導体配線４と、導体配線の長手方向を横切って導体配線の両側の接着層上の領域に亘り形成された突起電極５とを備える。 - 特許庁

Then, those respective strings are assigned to an arrangement area 24 so that the modules arranged along a boundary between at least two adjacent strings in the arrangement region can be arrayed in the line direction or column direction, and a wiring route where the modules belonging to those respective assigned strings are serially connected is prepared.例文帳に追加

次に、配置領域２４で隣接する少なくとも２つのストリング間の境界に沿って配置されるモジュールを行方向または列方向に整列するように各ストリングを配置領域に割り当て、割り当てた各ストリングに属するモジュールを直列に接続する配線経路を作成する。 - 特許庁

To avoid a deficiency in bonding force during mounting with respect to a semiconductor device such that the top surface of an upper-layer insulator film on a high-frequency integrated circuit provided at a top-surface center of a silicon substrate is defined as a wiring formation inhibition region for avoiding crosstalk with the high-frequency integrated circuit.例文帳に追加

シリコン基板の上面中央部に設けられた高周波集積回路上の上層絶縁膜の上面を高周波集積回路とのクロストークを避けるための配線形成禁止領域とした半導体装置において、実装時の接合力が不足しないようにする。 - 特許庁

The semiconductor device 10A comprises: a semiconductor substrate 11; a sidewall 21 for covering the side of the semiconductor substrate 11; a cooling region 27 prescribed to the upper surface of the semiconductor substrate 11; and wiring 14, or the like formed on the lower surface of the semiconductor substrate 11.例文帳に追加

本形態の半導体装置１０Ａは、半導体基板１１と、半導体基板１１の側面を被覆する側壁部２１と、半導体基板１１の上面に規定された冷却領域２７と、半導体基板１１の下面に形成された配線１４等を具備している。 - 特許庁

The method for forming a wiring pattern 79 in a predetermined region on a substrate P by liquid drop ejection method comprises a step for forming a bank B on the substrate P, a step for imparting lyophilic properties to the substrate P, and a step for imparting liquid repellency to the bank B.例文帳に追加

基板Ｐ上の所定の領域に、液滴吐出法を用いて配線パターン７９を形成する方法であって、基板Ｐ上にバンクＢを突設するバンク形成工程と、基板Ｐに親液性を付与する工程と、バンクＢに撥液性を付与する工程とを有している。 - 特許庁

In a select transistor section of a ferroelectric memory 40, a capacitor electrode film 7 is connected to a bit line BL via a via 10 as a bit line contact BLC1, and is provided as jumper wiring CD11 connected to a via 6 formed on a source/drain region 2.例文帳に追加

強誘電体メモリ４０では、セレクトトランジスタ部にはビット線コンタクトＢＬＣ１としてのビア１０を介してビット線ＢＬに接続され、ソース／ドレイン領域２上に形成されるビア６に接続されるジャンパー配線ＣＤ１１としてのキャパシタ電極膜７が設けられる。 - 特許庁

The drain of a transistor for protection used for separate applications is provided at a drain region at the lower side of a contact hole, thus eradicating characteristic failure, such as a decrease in the withstand voltage between metal wiring and a semiconductor substrate, the occurrence of a leak current, or an increase in the leak current at high temperature.例文帳に追加

別用途で使用されていた保護用トランジスタのドレインをコンタクトホール下側のドレイン領域に設け、メタル配線と半導体基板との間での耐圧低下やリーク電流発生または高温時のリーク電流増大等の特性不良を撲滅するものである。 - 特許庁

In the semiconductor integrated circuit device 1, on the center part of core power supply regions 2, 3 and 5, the left side of core power supply regions 4-8 and the upper part and lower part of the semiconductor integrated circuit device 1, a repeater region 10 provided with the repeater to be the relay point of wiring is respectively provided.例文帳に追加

半導体集積回路装置１において、コア電源領域２，３，５の中央部、コア電源領域４〜８の左側、および半導体集積回路装置１の上部と下部には、配線の中継点となるリピータが設けられたリピータ領域１０がそれぞれ設けられている。 - 特許庁

When an image is displayed in the display region D, a potential equal to the potential applied to a counter electrode 23 is applied to the dummy wiring electrode 501 so that potential difference applied to a liquid crystal layer 31 between the counter electrode 23 and the dummy electrode 501 is eliminated.例文帳に追加

そして、表示領域Ｄにて画像を表示する際には、対向電極２３に印加する電位と同じ電位をダミー配線電極５０１に印加し、対向電極２３とダミー配線電極５０１との間において液晶層３１に印加される電位差を無くす。 - 特許庁

Power wires 36-40, which are to feed a power-supply voltage VH-V5 to the driver circuit 7, are connected to form a closed loop so that they encircle the signal electrodes 81-8N in the inside region, and they do not cross each other, making the wiring impedance uniform and resulting restraining unevenness in display contrast.例文帳に追加

ドライバ回路部７に対し給電すべき電源電圧Ｖ_H 〜Ｖ_5 の電源配線３６〜４０は内側領域の出力電極８_1 〜８_N の周りに１巡回した閉ループ接続であり、互いにクロスしないので配線インピーダンスの均一化による表示コントラストのむらを抑制できる。 - 特許庁

A conductive film formed as a pixel electrode 119 is formed and subjected to patterning operation using the same photomask to form a pixel electrode 119, source wiring 117, a drain region 116, and an amorphous semiconductor film 114 for channel formation.例文帳に追加

画素電極１１９となる導電膜を形成し、同一のフォトマスクにてパターニングすることにより、画素電極１１９、ソース配線１１７及びドレイン電極１１８、ソース領域１１５及びドレイン領域１１６、及びチャネルが形成される非晶質半導体膜１１４を形成する。 - 特許庁

Power-source wirings 36-40 of power-source voltages V11-V5 which are supplied to the driver circuit 7 are a closed loop connection around the output electrodes 81-8N of the inside region, thus suppressing unevenness of a display contrast due to constant wiring impedance without crossing.例文帳に追加

ドライバ回路部７に対し給電すべき電源電圧Ｖ_H 〜Ｖ_5 の電源配線３６〜４０は内側領域の出力電極８_1 〜８_N の周りに１巡回した閉ループ接続であり、互いにクロスしないので配線インピーダンスの均一化による表示コントラストのむらを抑制できる。 - 特許庁

An electrode pad 7 and wiring 7' are formed on an interlayer insulating film 4 via a barrier metal film 5, the barrier metal film 5 is left around the electrode pad 7, and a barrier metal eliminated region 6 where the barrier metal film 5 is removed from under the electrode pad 7 is provided on the barrier metal film 5.例文帳に追加

層間絶縁膜４上にバリアメタル膜５を介して電極パッド７および配線７´を形成し、電極パッド７の周囲にバリアメタル膜５が残るようにして、電極パッド７下のバリアメタル膜５が除去されたバリアメタル除去領域６をバリアメタル膜５に形成する。 - 特許庁

The resistance value of the resistor 20 is set to that with which voltage forming a channel in the semiconductor region confronted with the gate insulating film of the switching structure 12 is generated in the gate electrode G, even if the capacitor 18 is shorted when prescribed on-voltage is applied to gate wiring GW.例文帳に追加

抵抗２０の抵抗値は、ゲート配線ＧＷに所定のオン電圧を印加したときに、コンデンサ１８が短絡していても、スイッチング構造１２のゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極Ｇに発生させる抵抗値に設定されている。 - 特許庁

There is a section which is embedded so that copper wirings 121 and 122 may pierce the substrates at least from the main surface side to the rear side within the embedded element isolating regions 131 and 132, together with the embedded copper wiring 12 embedded by damascene technique concerned with the element region 11.例文帳に追加

素子領域１１に関係するダマシン技術による埋め込み銅配線１２と共に、埋め込み素子分離領域１３１，１３２内において少なくともその主表面側から裏面側に亘って銅配線１２１，１２２が貫通するように埋め込まれている部分がある。 - 特許庁

The photodetector circuit monitors the emitted light quantity of the laser of the optical disk device, at least three light receiving regions are arrayed, and a first light receiving cell formed by connecting the light receiving regions on the outer side by metal wiring and a second light receiving cell formed of the region on the inner side are provided.例文帳に追加

光ディスク装置のレーザの発光量をモニタする受光素子回路であって、少なくとも３つの受光領域が配列され、外側の受光領域が金属配線で接続され形成される第１の受光セルと、内側の領域で形成される第２の受光セルを有する。 - 特許庁

When a ball gets in start winning holes 21-23, initial opening/ closing operation is executed by a variable wiring device 40, and when a ball get a prize of a specified region 44 during initial opening/closing operation, continuous opening/closing operation is repeated maximum continuous times as limited.例文帳に追加

各始動入賞口２１〜２３に球が入賞すると、可変入賞装置４０で初期開閉動作が実行され、かつ初期開閉動作中に特定領域４４に球が入賞すると、継続開閉動作が最大継続回数を限度に繰り返し実行される。 - 特許庁

A wiring substrate comprises: an insulative base material; multiple conductor wires 2a and 2b provided on the insulative base material and forming inner lead portions arranged in a mounting region 1 on which a semiconductor chip is to be mounted; and protruding electrodes 3a and 3b formed on the respective inner lead portions of the conductor wires.例文帳に追加

絶縁性基材と、絶縁性基材上に設けられ、半導体チップが実装される実装領域１に整列して配置されたインナーリード部を形成する複数本の導体配線２ａ、２ｂと、導体配線の各々のインナーリード部に形成された突起電極３ａ、３ｂとを備える。 - 特許庁

Then, the anisotropic conductive sealant 13 having the double frame structure is disposed so as to make the inner frame Si of the insulating layer located on a region Dl inside a difference in level G formed on an end face of an insulating protective film 11 where scanning electrodes 3 and scanning wiring lines 7 are placed opposite to each other.例文帳に追加

そして、この２重枠構造の異方性導電シール材１３を、絶縁保護膜１１の端面で形成される段差Ｇより内側の走査電極３とその走査配線７が対向する領域Ｄlに絶縁層の内枠Ｓｉが位置するように、配置する。 - 特許庁

The circuit board in which a plurality of wiring patterns 13 are arranged on one main surface of an insulating substrate 11 and the one main surface includes an electrode formation region 10 which turns to an electronic component installation electrode by arranging conductive adhesive agent, is characterized by including a flow prevention projection 12 of the conductive adhesive agent arranged at a part of ambients at least of an electrode formation region 10.例文帳に追加

絶縁性基板１１の一方の主面に複数の配線パターン１３が配置された回路基板であって、上記一方の主面が、導電性接着剤が配置されることにより電子部品設置用電極となる電極形成領域１０を含み、電極形成領域１０の周囲の少なくとも一部に配置された前記導電性接着剤の流れ防止突起１２を含むことを特徴とする。 - 特許庁

This is a wiring connection structure 11 of a dye-sensitized solar battery cell in which one adjoining cell 1 and the other cell 1 are electrically connected in series through a cell boundary region 15 on a substrate, and the upper electrode 2 of the one cell 1 and the lower electrode 3 of the other cell 1 are electrically connected at the outside of the cell boundary region 15.例文帳に追加

一の基材上において、セル境界領域１５を介して隣接した一のセル１と他のセル１とを電気的に直列接続する配線接続構造１１であって、前記一のセル１の上部電極２と前記他のセル１の下部電極３とが、前記セル境界領域１５の外で電気的に接続されたことを特徴とする色素増感型太陽電池セルの配線接続構造１１を用いる。 - 特許庁

The substrate for loading the optical semiconductor element includes an insulating layer and a plurality of wiring circuits formed on its surface, a base substrate having at least one opening for forming an external connection terminal which extends to the wiring circuit through the insulating layer, and an optically reflected member disposed on the surface of the base substrate to form at least one recess as a loading region for optical semiconductor device.例文帳に追加

絶縁層と該絶縁層の上面に形成された複数の配線回路とを備え、上記絶縁層を貫通し上記配線回路に到達する少なくとも１つの外部接続端子形成用開口部を有するベース基板、及び上記ベース基板の上面に配置され、光半導体素子搭載領域となる凹部を少なくとも１つ形成する光反射性部材を備えることを特徴とする光半導体素子搭載用基板を提供する。 - 特許庁

The semiconductor device comprises an Si substrate 101 including an integrated circuit 102, an interlayer insulating film 103 formed thereon, an adhesive layer 104 formed thereon, a conduction layer 105 formed thereon, an LED epitaxial film 106 pasted thereon, and a thin film discrete wiring layer 107 formed on a region from above the LED epitaxial film 106 to the terminal region 108 of the Si substrate 101.例文帳に追加

半導体装置は、集積回路１０２を含むＳｉ基板１０１と、この上に形成された層間絶縁膜１０３と、この上に形成された接着層１０４と、この上に形成された導通層１０５と、この上に貼り付けられたＬＥＤエピタキシャルフィルム１０６と、ＬＥＤエピタキシャルフィルム１０６上からＳｉ基板１０１の端子領域１０８に至る領域に形成された薄膜の個別配線層１０７とを有する。 - 特許庁

By analyzing RTL (S2), extracting High Fanout Net (S3), and inserting a buffer for clock tree performed at the time of layout into RTL for the Net (S4), room for improvement in layout is left when performing logical synthesis, and the optimum layout can be performed by taking cell arrangement and wiring region into account by layout tool.例文帳に追加

ＲＴＬを解析し（ｓ２）、High Fanout Netを抽出し（ｓ３）、そのNetに対し、レイアウト時に行うクロックツリーのためのバッファをＲＴＬ中へ挿入する（ｓ４）ことにより、論理合成時にレイアウトでの改善の余地が残り、レイアウトツールでセル配置、配線領域を考慮した最適なレイアウトを行うことができる。 - 特許庁

To provide an AlGaInP LED, which is of high brightness and capable of diffusing an operating current over the wide region of a light-emitting part, where the AlGaInP LED is equipped with a light-emitting layer, a III-V compound semiconductor layer, ohmic electrodes which are split and arranged, a light-transmitting window layer, and a wiring pedestal electrode.例文帳に追加

発光層、ＩＩＩ−Ｖ族化合物半導体層、分割して配置されたオーミック電極、発光透過用の窓層、および結線用の台座電極を有するＡｌＧａＩｎＰ系発光ダイオードにおいて、動作電流を発光部の広範な領域に拡散し高輝度のＡｌＧａＩｎＰ系ＬＥＤを提供する。 - 特許庁

To provide an aluminum nitride substrate for carrying a light emitting element, having excellent reflecting characteristics in a visible light region, requiring no formation of a gap for insulation between the surface of the aluminum nitride substrate and wiring, and having a reflective layer excellent in corrosion resistance, and to provide a light emitting device using this aluminum nitride substrate.例文帳に追加

可視光域で優れた反射特性を有し、安価で、窒化アルミニウム基板表面の配線との間に絶縁用のギャップの形成が不要で、耐食性に優れた反射層を有する発光素子搭載用窒化アルミニウム基板、およびこの窒化アルミニウム基板を用いた発光デバイスを提供すること。 - 特許庁

The tape carrier 3 has a center portion 3a and peripheral edge portions 3b, the center portion 3a being a region where the semiconductor element is flip-chip connected to wiring 4 and the peripheral edge portions 3b being bent from respective sides of the center portion 3a toward the top surface of the carrier substrate 5 to extend onto bonding pads 6.例文帳に追加

テープキャリア３は中央部３ａ及び周縁部３ｂを有し、中央部３ａは半導体素子が配線４にフリップチップ接続された領域であり、周縁部３ｂは中央部３ａの各辺からキャリア基板５の上面へ向かって屈曲されてボンディングパッド６の上まで延びている。 - 特許庁

In the multilayer structure for transmitting a high frequency signal having through conductors for grounding the inner layer, through conductors for surface layer signal are arranged at the outer circumferential part of a region immediately over or under the uppermost layer and lowermost layer where inner layer grounding conductor is not formed in order to shorten the length of a signal wiring connection conductor.例文帳に追加

内層接地用貫通導体を形成した高周波信号伝送用積層構造であって、表層信号用貫通導体を信号配線接続導体の長さが短くなるように最上層および最下層の直上または直下の内層接地導体非形成領域の外周部に配置する。 - 特許庁