「wiring region」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

Further, the plastic deformation temperature T_0 is determined by preliminarily measuring variation in warpage amount with respect to temperature for the solar cell 10 before wiring connection and based upon a point of intersection of an approximation straight line obtained by applying a least squares method to a measurement result of a low-temperature region and an approximation straight line obtained by applying the least squares method to a measurement result of a high-temperature region.例文帳に追加

また、塑性変形温度Ｔ_０は、配線接続前の太陽電池セル１０について温度に対する反り量の変化を予め測定し、低温領域における測定結果に最小二乗法を適用して求まる近似直線と、高温領域における測定結果に最小二乗法を適用して求まる近似直線との交点に基づいて決定している。 - 特許庁

The semiconductor device 1 comprises a semiconductor substrate 11, an insulator 12 formed on the semiconductor substrate 11, and a spiral winding 13 formed on the insulator 12 wherein at least a partial region of the semiconductor substrate 11 in the thickness direction corresponding at least to a central part surrounded by the wiring 13 is removed (removed region 11c).例文帳に追加

半導体装置１が、半導体基板１１と、該半導体基板１１上に形成された絶縁層１２と、該絶縁層１２上に形成されたスパイラル状の配線１３とを備え、少なくとも配線１３に囲まれた中央部分に対応する半導体基板１１の厚み方向の少なくとも一部の領域が除去（除去領域１１ｃ）されていることを特徴とする。 - 特許庁

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.例文帳に追加

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁

A power semiconductor element is soldered on a metal pattern placed through an insulating film on one main surface of a heat radiating plate, and the metal pattern is divided into a power semiconductor element loaded region and a wiring relay region by a solder resist, and the solder resist is shaped to have the escape section of the melted solder.例文帳に追加

放熱板の一方主面に絶縁層を介し載置される金属パターン上に電力半導体素子が半田接合され、前記金属パターンは半田レジストによって電力半導体素子搭載領域と配線中継領域とに隔てられ、前記半田レジストは溶融半田の逃げ部分を有する形状であることを特徴とする電力半導体装置である。 - 特許庁

The electrode layer and the wiring layer are given with more wettability in the second region than in the first region.例文帳に追加

薄膜トランジスタが有する配線や電極パターンは、第１の領域及び第２の領域を有する絶縁表面上に設けられた配線層と、配線層に接する電極層とを有し、前記配線層は前記第２の領域に設けられ、電極層は第１の領域に設けられ、電極層及び配線層に対するぬれ性は、前記第１の領域より前記第２の領域が高い領域に設けられる。 - 特許庁

Signal path can be shortened without allowing a wiring to pads 12a to 12n from an internal logic region 4 to pass an alternative route of a hard macro IP5 by previously allocating the route consisting of buffers 6a to 6n, wirings 7a to 7n, and logic circuit of ECA region 8 within the hard macro IP5, propagation delay can be shortened, and roundness of signal waveform can be shaped.例文帳に追加

ハードマクロＩＰ５内に、予めバッファ６ａ〜６ｎ、配線７ａ〜７ｎおよびＥＣＡ領域８の論理回路からなる経路を配置することにより、内部ロジック領域４からパッド１２ａ〜１２ｎに至る配線がハードマクロＩＰ５を迂回することなく信号経路を短くすることができ、伝搬遅延を短縮すると共に信号波形の鈍りを整形することができる。 - 特許庁

To provide a method of manufacturing a conductive pattern formation substrate and the conductive pattern formation substrate, in which manufacture is easy without spending time for formation of a wiring region, a high quality transparent conductive film having a hardly visible conductive pattern can be formed in a display region, and electrical reliability is improved by fully securing insulating properties of an insulating part of the transparent conductive film.例文帳に追加

配線領域の形成に手間がかからず製造が容易であり、表示領域においては導電パターンが視認されにくい高品位な透明導電膜を形成できるとともに、該透明導電膜の絶縁部の絶縁性が十分に確保され電気的な信頼性が向上する導電パターン形成基板の製造方法及び導電パターン形成基板を提供する。 - 特許庁

Since the bus wiring 150 passes on the upper surface in the boundary region, imaging is not performed by light receiving pixels but dummy pixels of the same structures as the light receiving pixels are arranged and a vertical CCD registor is provided so that signal charges are transferred only by the vertical CCD registor having characteristics similar to those of the imaging region 110 and the charges are delivered to the horizontal CCD registor 121.例文帳に追加

この境界領域では、上面にバス配線１５０が通っているため、受光画素による撮像は行わないが、受光画素と同一構造のダミー画素を配置し、垂直ＣＣＤレジスタを設けることにより、撮像領域１１０と同様の特性で垂直ＣＣＤレジスタによる信号電荷の転送だけを行い、水平ＣＣＤレジスタ１２１への電荷受け渡しを行う。 - 特許庁

A plurality of gate lines 41 formed under a gate insulating film and a plurality of source lines 42 formed on the gate insulating film are provided in a frame region PF in a peripheral part of a display region, and an interconnect wiring part 50 for electric connection between the gate lines 41 and he source lines 42 is disposed in a notch 54 formed in a common line 40.例文帳に追加

表示領域の周辺部の額縁領域ＰＦに、ゲート絶縁膜の下部に形成された複数のゲート配線４１と、ゲート絶縁膜の上に形成された複数のソース配線４２と、を備え、前記ゲート配線４１とソース配線４２との間の電気的接続を行う繋ぎ換え配線部５０を前記コモン配線４０に形成した切り欠き部５４内に配置する。 - 特許庁

To provide a semiconductor device capable of preventing the generation of a crack or the like, capable of obtaining a region for the arrangement of wiring or the like which functions as an element in a plurality of interlayer insulating films, and capable of reducing a manufacturing cost.例文帳に追加

クラックの発生等を防止することができ、複数の層間絶縁膜内において、素子として機能する配線等を配設できる領域を広くとることができ、製造コストの削減を図ることができる、半導体装置を提供することを目的とする。 - 特許庁

A left/right symmetry of a shape of the metal dummy pattern 6 viewed from the center GC of the gate electrode 1 is kept in the region of the gate electrode 1 even if a position of the metal dummy pattern 6 is displaced from its original design caused by the displacement of a mask of wiring.例文帳に追加

配線のマスクずれの発生により、メタルダミーパターン６の位置が設計時からずれた場合であっても、ゲート電極１の領域内において、ゲート電極１の中心ＧＣから見たメタルダミーパターン６の形状は、左右対称性が保たれる。 - 特許庁

To provide a white film which has high reflectance in a visible light region and high heat resistance, substantially avoids lowering of reflectance in a high temperature thermally loaded environment, and can be used for a printed wiring board for LED mounting, and to provide a metal laminate and the like.例文帳に追加

可視光領域において反射率が高く、耐熱性が高く及び高温熱負荷環境下における反射率の低下が少ない、ＬＥＤ実装用プリント配線基板に使用可能な白色フィルム及び金属積層体等を提供すること。 - 特許庁

Contact with wiring layer for the entire part of source drain diffusing layer region is enabled by crossing a gate electrode without short-circuit with the gate electrode, by utilizing that an insulating film which is mainly formed of Al as the structural atoms has extremely large selection ratio of etching with an Si oxide film.例文帳に追加

Ａｌを主たる構成原子とする絶縁膜がＳｉ酸化膜とのエッチング選択比が極めて大きいことを利用し、ゲート電極を跨ぎゲート電極との短絡なしにソース・ドレイン拡散層全領域にわたる配線層とのコンタクトを可能とした。 - 特許庁

In a photolithography process, element isolation formation of a thin film semiconductor layer and formation of the video signal wiring and drain electrode are achieved simultaneously through single-time photolithography by using a photomask capable of modulating an exposure light quantity of a channel region of a thin film transistor element.例文帳に追加

その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と、映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で、同時に形成する。 - 特許庁

To provide a layout structure of a standard cell for suppressing a power supply wiring region to be small and suppressing the drop of power supply to be small, and a semiconductor device employing the same and its layout designing method.例文帳に追加

標準セルに基板電位と電源電位とを分離して供給できるレイアウト構造を有するＬＳＩにおいて、基板電位供給電源線と電源電位供給電源線とのうち一方はセル列間で共有できず、電源配線領域を多く必要とする。 - 特許庁

Thus, the fatal region pattern and the inspected pattern are compared to detect the defect from the non-coincidence of both patterns and hence the defect of the necessary indispensable regions corresponding to the center of the wiring pattern can be detected at a high precision.例文帳に追加

このように、致命領域パターンと、検査パターンとを比較して、両パターンの不一致により欠陥を検出するため、大型の配線パターンであってもこの配線パターンの中心部に対応する必要不可欠な領域の欠陥を高精度に検出できる。 - 特許庁

On a channel forming member 12, a sub-through hole 16 is so formed as to partially overlap a through-hole 15 (through-hole for side through), which is a scheduled formation region for a wiring channel of a side part which is formed for electrical connection path to a rear surface side.例文帳に追加

溝形成用部材１２上には、裏面側への電気的接続経路のために形成される側部の配線溝（１０５）の形成予定領域としての貫通孔１５（サイドスルー用貫通孔）に、一部重なるようにして副貫通孔１６が形成されている。 - 特許庁

A platform substrate 1 made of Si is covered with a thermally oxidized film 2, a grounded conductive layer 3 is formed in as wide a range as possible in its receiving side region, an insulating layer 4 is formed on the grounded conductive layer 3, and a wiring a5 is formed on the insulating layer 4.例文帳に追加

Ｓｉからなるプラットフォーム基板１上を熱酸化膜２で覆い、その上の受信側領域のなるべく広い範囲に接地導体層３を形成し、接地導体層３上に絶縁体層４を形成し、絶縁体層４上に配線ａ５を形成する。 - 特許庁

A recess part 4b is formed between the adjoining parts of the first region that forms opening holes 4a for electron stream passage of the control electrode 4 and the fluctuations of gap between the opening holes 4a and the cathode wiring are regulated by preventing distortion caused by the tension impressed on the control electrode 4.例文帳に追加

制御電極４の電子流通過用の開孔４ａを形成する第１領域の隣接間に凹部４ｂを形成し、制御電極４に印加される張力による歪みを防止して開孔４ａと陰極配線と間のギャップ変動を規制する。 - 特許庁

To provide a method of manufacturing a wiring board free of blocking of a panel for products in a processing device during conveyance, falling, breakage, damage to and sticking of foreign matter on a product region of the panel for products after processing, and staining and discoloration.例文帳に追加

製品用パネルが加工装置内において搬送中に詰まったり、脱落したり、破損したりすることがなく、しかも加工後の製品用パネルにおける製品領域に傷や異物の付着、シミや変色の発生がない配線基板の製造方法を提供すること。 - 特許庁

In a circuit board 1 on which components 8 constituting a circuit are loaded, a power supply wiring pattern 12 for feeding a power supply current is formed on at least one side of the front surface side and the backside of the circuit board 1 while avoiding a loading region for the components 8.例文帳に追加

回路を構成する部品８が搭載されている回路基板１において、回路基板１の表面側と裏面側の少なくとも一方側には、部品８の搭載領域を避けて、電源電力通電用の電源配線パターン１２を形成する。 - 特許庁

To provide a light reflector high in reflectance in a visible light region, and suitable for a light reflection part of a light emitting element used for an apparatus requiring high brightness; and to provide a wiring board for loading the light emitting element using the light reflector, and a light emitting device.例文帳に追加

高輝度を要求される機器に用いられる発光素子の光反射部分に好適な、可視光域において高い反射率を有する光反射体、およびそれを用いた発光素子搭載用配線基板、並びに発光装置を提供することである。 - 特許庁

To provide a liquid discharge head in which the width of a region of an electric wiring substrate where a plurality of electric contact groups are provided can be reduced in the arrangement direction of a plurality of discharge ports, and workability can be maintained and enhanced when each electric contact group is attached or removed.例文帳に追加

電気配線基板の、電気接点群が複数設けられた領域の、複数の吐出口の配設方向に関する幅を小さくし、且つ各電気接点群の着脱時における作業性を維持、向上させることが可能な液体吐出ヘッドを提供する。 - 特許庁

In a face 91 of the translucent cover 90, which is bonded to the translucent substrate 20, a concave part 95 is formed in a region where the translucent cover 90 overlaps with a part 35a of a flexible wiring board 35, the part 35a being positioned over the first face 20a of the translucent substrate 20.例文帳に追加

透光性カバー９０において透光性基板２０に接着された面９１には、フレキシブル配線基板３５において透光性基板２０の第１面２０ａ上に位置する部分３５ａと重なる領域に凹部９５が形成されている。 - 特許庁

On the rear surface of the substrate B, a wiring W5 that includes the formation point of the via VA1 as one end and the source terminal Ts2 of the switching element S2 as the other end, is formed so as to bypass an insulating region formed around the terminals of the switching elements S1 and S2.例文帳に追加

基板Ｂの裏面上には、ヴィアＶＡ１の形成箇所を一端としスイッチ素子Ｓ２のソース端子Ｔｓ２を他端として、スイッチ素子Ｓ１，Ｓ２の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ５が形成される。 - 特許庁

To provide a printed board assembly with a new structure which restrains increase in the size and in the height direction and limitation on a wiring region of a printed board and stably holds two printed boards that are mutually connected and are disposed orthogonally.例文帳に追加

高さ方向のサイズ増大とプリント基板上の配索領域の制限とを何れも抑えつつ、相互に接続されて直交配置された二枚のプリント基板を安定して保持することのできる、新規な構造のプリント基板組立体を提供すること。 - 特許庁

A plurality of lands 41 of the top wiring pattern 4 are arranged in a predetermined region 100 along the surface mounting component 2 mounted on the top surface of the transparent substrate 3, and a plurality of lead terminals 7 of the surface mounting component 2 are soldered respectively.例文帳に追加

表面配線パターン４における複数のランド４１は、透明基板３の表面上に実装される表面実装部品２に沿って所定領域１００内に並べられ、表面実装部品２の複数のリード端子７がそれぞれ半田付けされる。 - 特許庁

The wiring board unit 1 has a paste (anisotropically conductive bond material) hardened layer 3c on a mounting region of an electronic component 10 on a mounting surface 2a of a board base 2.例文帳に追加

本発明の配線基板ユニット１は、基板ベース２の実装面２ａにおける電子部品１０の実装領域に、異方性導電ペースト(異方性導電接合材料)３を硬化させて成るペースト硬化層(異方性導電接合材料硬化層)３ｃを設けている。 - 特許庁

A connector having a cylindrical convex part for passing through the inside to the outside of an object to be mounted includes: a base connector for performing wiring to the outside; and a cylindrical component that is fitted to the convex part in a case where a cavity region is formed on the inner side.例文帳に追加

取り付け対象物の外部と内部とを貫通するための円柱状の凸部を有し、外部に配線を行なうためのベースコネクタと、内部側に空洞領域が形成される状態で凸部に嵌め合わされた円筒状部品とを備えたコネクタ。 - 特許庁

The semiconductor wafer 2 is provided with a plurality of device chip regions 4 formed in the plane of a substrate having multi-layers wiring structure, scribe lines 8 formed in the circumference of the device chip regions 4, in order to separate the device chip region 4 respectively and blank regions 6.例文帳に追加

半導体ウェハ２は、多層配線構造をなす基板の平面内に複数形成されたデバイスチップ領域４と、デバイスチップ領域４をそれぞれに分離するためにデバイスチップ領域４の周囲に形成されたスクライブライン８と、ブランク領域６と、を備えている。 - 特許庁

Further, it is preferable that the semiconductor chip and/or the electrode of the wiring substrate protrude from an insulating surface and a dummy electrode, having substantially the same height as that of the protruded electrode, be provided at least in a region enclosed by the peripheral electrode of the semiconductor chip after connection.例文帳に追加

また、半導体チップおよび／または配線基板の電極が絶縁面より突起してなり、少なくとも接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が設けられると好ましい。 - 特許庁

To provide a layout of a word activation block which expands the flexibility of the layout of a peripheral element region surrounding a memory cell array, and provide an internal pattern layout of a semiconductor memory device capable of wiring for a word active signal without increasing the chip size.例文帳に追加

メモリセルアレイ周辺の周辺素子領域の配置の自由度を広げるワード活性化ブロックの配置を提供することと、チップサイズを大きくすることなく、ワード活性信号の配線を行なうことのできる半導体メモリ装置の内部パターン配置を提供すること。 - 特許庁

The spacer 1020 is positioned so as to be located nearly perpendicularly on the center of the row-direction wiring 1013 in the electron beam emitting region of the rear plate 1015, and the support member 1030 and the rear plate 1015 are adhered and fixed by a first jointing member 1053.例文帳に追加

スペーサ１０２０は、リアプレート１０１５の電子線放出領域内の行方向配線１０１３の中央上にほぼ垂直になるように位置合わせし、且つ支持部材１０３０とリアプレート１０１５とを第１の接合部材１０５３により接着固定する。 - 特許庁

The integrated circuit chip 10 comprises a semiconductor substrate 11 having a perimeter region A_peri between cell regions A_cell1, A_cell2 where an integrated circuit is formed by center pad chip design, and a bond pad wiring pattern 12 connected with the integrated circuit on the semiconductor substrate 11.例文帳に追加

集積回路チップ１０は、センターパッド型チップ設計による集積回路が形成されたセル領域Ａ_cell1、Ａ_cell2の間に周辺領域Ａ_periを有する半導体基板１１と、該半導体基板１１上に集積回路と接続されるボンドパッド配線パターン１２とを含む。 - 特許庁

The bump electrode mounting part 11 is a region to be bonded to a bump electrode formed on a semiconductor chip via solder, and by having the bump electrode of the semiconductor chip bonded to the bump electrode mounting part 11, the semiconductor chip, is mounted on the wiring substrate 3.例文帳に追加

バンプ電極搭載部１１は、半導体チップに形成されているバンプ電極と半田を介して接合する領域であり、バンプ電極搭載部１１に半導体チップのバンプ電極を接合することにより、配線基板３上に半導体チップを搭載する。 - 特許庁

The third polysilicon layer also used for the plate electrode 60 is formed in the regions excluding the DRAM cell region 400 so as to turn the third polysilicon layer into a silicide for the formation of a wiring 67 as well as a resistant element 70.例文帳に追加

ＤＲＡＭセルのプレート電極６０にも用いられる第３ポリシリコン層をＤＲＡＭセル領域４００以外の領域にも形成し、その第３ポリシリコン層をシリサイド化して配線６７を形成し、また第３ポリシリコン層からなる抵抗素子７０を形成している。 - 特許庁

Also, an impurity region 40 is provided below the pad and the wiring layer, and the coupling of high frequency signals and the securing of a breakdown voltage are carried out in a small space.例文帳に追加

すなわち、化合物半導体装置において、スイッチ用のＦＥＴのゲート幅を７００μｍ以下に設定してそのサイズを小さくするとともに、パッドおよび配線層下に不純物領域４０を設けて高周波信号の結合と耐圧の確保が小さいスペースで行う。 - 特許庁

To reduce a test vector length and a test time including a maximum and a minimum propagation delay due to an interconnection noise of a signal wiring in a semiconductor integrated circuit device having a configuration to connect a plurality of circuit blocks in an interconnection region.例文帳に追加

複数の回路ブロックを配線領域で接続する構成を持つ半導体集積回路装置において、信号配線の相互接続ノイズによる最大及び最小の伝搬遅延を含む試験のテストベクタ長と試験時間を削減することを目的とする。 - 特許庁

The second field plate nearest to the p-type impurity region 3 of the second field plate has a cut under the wiring 30, and an electrode 56 is formed in the gap between the first field plates under the cut position.例文帳に追加

第２フィールドプレートのうちｐ不純物領域３に最も近い第２フィールドプレートは配線３０の下方において切断箇所を有しており、当該切断箇所の下方における第１フィールドプレート間の間隙にはそれらと離れて電極５６が形成されている。 - 特許庁

In the method for packaging a semiconductor chip, soldering is performed using a bump of such a composition as a solid-liquid coexistence region is present when an area array arrangement type semiconductor chip is soldered to a substrate having wiring capable of mounting the semiconductor chip.例文帳に追加

半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域が存在する組成のバンプを用いてはんだ付けを行なうことを特徴とする半導体チップの実装方法。 - 特許庁

At the receptacle side connector R, in a fitting state with the plug side connector P, a receptacle side shielding shell 74 corresponding to a wiring region of the core wire 82 on the outer face of the plug side housing 10 and becoming possible to be conductive with the plug side shielding shell 40 is installed.例文帳に追加

リセプタクル側コネクタＲには、プラグ側コネクタＰとの嵌合状態において、プラグ側ハウジング１０の外面における芯線８２の配索領域と対応するとともに、プラグ側シールドシェル４０と導通可能となるリセプタクル側シールドシェル７４を設けた。 - 特許庁

The control circuit is mounted on a control circuit mounting region 180a of the wiring board 18, the gate drive circuit is mounted on gate drive circuit mounting regions 180b-180g, and the IGBT is mounted on IGBT mounting regions 180h-180m.例文帳に追加

制御回路はインバータ装置用配線基板１８の制御回路実装領域１８０ａに、ゲート駆動回路はゲート駆動回路実装領域１８０ｂ〜１８０ｇに、ＩＧＢＴはＩＧＢＴ実装領域１８０ｈ〜１８０ｍにそれぞれ実装されている。 - 特許庁

A capacity pattern 25 for noise reduction is arranged in a formation region 4b of metallic wiring for connecting logic cells 2 mutually in accordance with logic connection information, between the ROW3 and another ROW3 adjacent to the ROW3.例文帳に追加

そして、そのＲＯＷ３と、そのＲＯＷ３に隣接する別のＲＯＷ３との間の、論理接続情報にしたがってロジックセル２の相互を接続するためのメタル配線の形成領域４ｂに、ノイズ低減用の容量パターン２５を配置する構成とされている。 - 特許庁

The storage apparatus comprises a bit line diffusion layer 2 extending in the substrate 1 in columns, an insulating film 14 formed on a region between the bit line diffusion layers 2, word lines 3 on the substrate 1 and the insulating film 14, and bit line backing wiring 7 above the bit line diffusion layers 2.例文帳に追加

基板１中に列方向に延びるビット線拡散層２、ビット線拡散層２の間の領域上に形成された絶縁膜１４、基板１及び絶縁膜１４上のワード線３、ビット線拡散層２上方のビット線裏打ち配線７を備える。 - 特許庁

To provide a wiring board with a built-in high pass filter capable of providing a sufficiently high attenuation at a frequency region lower than a pass band of a surface acoustic wave filter element by connecting the built-in high pass filter to a transmission input side of the surface acoustic wave element.例文帳に追加

内蔵したハイパスフィルタを弾性表面波フィルタの送信入力側に接続することにより、弾性表面波フィルタ素子の通過帯域より低周波域で十分に高い減衰量を得ることができるハイパスフィルタ内蔵配線基板を提供する。 - 特許庁