「wiring substrate」に関連した英語例文の一覧と使い方(138ページ目) - Weblio英語例文検索

The circuit device 10 comprises a semiconductor substrate 12 on which a circuit element is formed, an electrode 14 formed on the surface S of the semiconductor substrate 12, an insulating layer 16 provided on the electrode 14, a second wiring layer 18 provided on the insulating layer 16, and a conductive bump 20 for connecting the electrode 14 and the second wiring layer 18 by penetrating the insulating layer 16.例文帳に追加

回路装置１０は、回路素子が形成された半導体基板１２と、半導体基板１２の表面Ｓに形成された電極１４と、電極１４の上に設けられた絶縁層１６と、絶縁層１６の上に設けられた第２の配線層１８と、絶縁層１６を貫通して電極１４および第２の配線層１８を電気的に接続する導電性バンプ２０と、を備える。 - 特許庁

In the display device housing a display panel 1, a holder 3 holding this display panel 1, a hard circuit substrate 4 provided at the back of this holder 3, and a flexible wiring plate 7 connecting electrically this circuit substrate 4 and the display panel 1, in the back cover 9; the holder 3 has a locking piece (holding part) 300 formed continuously to hold the flexible wiring plate 7.例文帳に追加

表示パネル１と、この表示パネル１を保持するホルダー３と、このホルダー３の背後に設けられる硬質の回路基板４と、この回路基板４と表示パネル１を電気的に接続するフレキシブル配線板７とを、裏カバー９に収納してなる表示装置において、ホルダー３は、フレキシブル配線板７を保持するために連続形成された係止片（保持部）３００を有する。 - 特許庁

The heating device includes a metal heat dissipation substrate 72; an insulating layer 74 formed directly on the heat dissipation substrate; a plurality of wiring patterns 76 disposed on the insulating layer; and LED modules 54, having LED devices 70 disposed on the plurality of wiring patterns and metal wirings 82 for electrically and serially connecting between the LED devices that are adjacent to each other.例文帳に追加

加熱装置において、金属製の放熱基板７２と、放熱基板上に直接的に形成された絶縁層７４と、絶縁層上に配列された複数の配線パターン７６と、複数の各配線パターン上に設けられたＬＥＤ素子７０と、隣り合うＬＥＤ素子間を電気的に直列に接続する金属配線８２とを有するＬＥＤモジュール５４を備える。 - 特許庁

In this method of manufacturing the semiconductor device, in the semiconductor device 1 having a structure wherein a semiconductor chip 8 mounted on a principal surface of a package substrate 2 is sealed by a sealing member 11, conductor patterns 4 for wiring are arranged on the principal surface and the back surface of the package substrate 2, and a conductor pattern 4 for a dummy is arranged in a region where no conductor patterns 4 for wiring therein are arranged.例文帳に追加

パッケージ基板２の主面上に実装された半導体チップ８を封止部材１１によって封止した構成を持つ半導体装置１において、パッケージ基板２の主面および裏面に、配線用の導体パターン４を配置した他に、その配線用の導体パターン４が配置されていない領域にダミー用の導体パターン４とを配置した。 - 特許庁

To simultaneously inspect the installation position of a contact pin of a prober frame, internal wiring of the prober frame, and conduction between the contact pin and an electrode of a TFT (Thin Film Transistor) substrate, and to simultaneously inspect whether all of the installation position of the contact pin, the internal wiring of the prober frame, and the conduction between the contact pin and the electrode of the TFT substrate are good or at least one is bad.例文帳に追加

プローバフレームのコンタクトピンの設置位置と、プローバフレームの内部配線およびコンタクトピンとＴＦＴ基板の電極との導通とを同時に検査し、コンタクトピンの設置位置と、プローバフレームの内部配線およびコンタクトピンとＴＦＴ基板の電極との導通とが共に良であるか、あるいは少なくとも何れか一つが不良であるかを同時に検査する。 - 特許庁

On an internal surface of one substrate 1 where a plurality of pixel electrodes 3, a TFT 4, a gate wiring 11, and a data wiring 12 are provided, an auxiliary electrode 14 which produces an electric field with a predetermined value with a counter electrode provided on an internal surface of the other substrate is provided corresponding to a circumferential part of the plurality of pixel electrodes 3 adjacently to the TFT 4.例文帳に追加

複数の画素電極３とＴＦＴ４とゲート配線１１及びデータ配線１２を設けた一方の基板１の内面に、複数の画素電極３の周囲の少なくともＴＦＴ４に隣接する部分にそれぞれ対応させて、他方の基板の内面に設けられた対向電極との間に予め定めた値の電界を形成する補助電極１４を設けた。 - 特許庁

In the droplet discharge device, even if a common electrode 76 and the wiring pattern 68 of a printed wiring board 54 are conducted when an electric signal is applied between a first electrode 78 and a second electrode 74 and a current flows through the substrate of a piezoelectric board 56, driving of the substrate 75 is suppressed because of low piezoelectricity and overall vibration of the piezoelectric board 56 is suppressed.例文帳に追加

第１電極７８、第２電極７４間に電気信号が加えられた際に、共通電極７６とプリント配線基板５４の配線パターン６８との間で誤って通電し、圧電体基板５６の基体７５に電流が流れた場合でも、基体７５は、圧電性が低いため、基体７５の駆動が抑えられ、圧電体基板５６全体の振動が抑制される。 - 特許庁

The wiring board comprises a substrate 10 having a plurality of through holes, a wiring pattern 20 formed on the substrate 10 and having a plurality of wirings 21 and a plurality of electric joints, and a wire 30 for electrically connecting a first electric joint 22 among the plurality of electric joints and a second electric joint 26 located remotely from the first electric joint 22.例文帳に追加

配線基板は、複数の貫通穴を有する基板１０と、基板１０上に形成され、複数の配線２１と複数の電気的接続部とを有する配線パターン２０と、複数の電気的接続部のうち、第１の電気的接続部２２と、第１の電気的接続部２２から離れた位置に設けられた第２の電気的接続部２６とを電気的に接続するワイヤ３０と、を含む。 - 特許庁

To protect an electric joint against damage due to a load which is applied when an electrode terminal on a recording element substrate is connected electrically with the lead terminal of an electric wiring member in an ink jet recording head comprising the recording element substrate provided with an element generating energy for ejecting ink and the electric wiring member for transmitting the driving signal of the element.例文帳に追加

インクを吐出させるためのエネルギを発生する素子が設けられた記録素子基板と、前記素子の駆動信号を伝送するための電気配線部材とを具えたインクジェット記録ヘッドにおいて、記録素子基板の電極端子と、電気配線部材のリード端子との電気接続を行う際に生じる負荷により電気接続部がダメージを受けるのを防止する。 - 特許庁

A semiconductor element having a gate insulating film 6 and a gate electrode 7 is formed on a semiconductor substrate 1, and a first wiring 16A connected electrically with the gate electrode 7 and a second wiring 16B connected electrically with the semiconductor substrate 1 are formed at any space in a second interlayer insulating film 14 formed on the semiconductor element.例文帳に追加

半導体基板１の上にゲート絶縁膜６及びゲート電極７を有する半導体素子が形成され、半導体素子の上に設けられた第２の層間絶縁膜１４には、ゲート電極７と電気的に接続された第１の配線１６Ａと、半導体基板１と電気的に接続された第２の配線１６Ｂとが互いに間隔をおいて形成されている。 - 特許庁

The semiconductor device is a semiconductor device packaged in a non-air tight package; and comprises a semiconductor substrate, a wiring metal film formed on the semiconductor substrate, a plating power feeder film formed on the wiring metal film, the Au plated part formed on the plating power feeder film, a metal film for covering the Au plated part, and an insulating protective film for covering the metal film.例文帳に追加

本発明に係る半導体装置は、非気密パッケージに実装される半導体装置であって、半導体基板と、半導体基板上に形成された配線金属膜と、配線金属膜上に形成されたメッキ給電膜と、メッキ給電膜上に形成されたＡｕメッキ部と、Ａｕメッキ部を覆う金属膜と、金属膜を覆う絶縁保護膜とを有する。 - 特許庁

To provide a method of manufacturing an electronic device for improving reliability of wiring laminated on a slope, wherein a step part is formed of an electronic component arranged on a mounting surface of a mounting substrate and the mounting surface, an insulating slope is formed on the step part, and the electronic device is formed by laminating a wiring for connecting the mounting substrate and electronic component on the slope.例文帳に追加

実装基板の実装面に配置される電子部品と実装面とによって形成される段差部に絶縁性のスロープが形成されて、実装基板と電子部品とを接続する配線が当該スロープに積層されてなる電子装置の製造方法において、当該スロープに積層される配線の信頼性を向上させる電子装置の製造方法を提供する。 - 特許庁

To provide a method and a device for producing semiconductor device, with which a semiconductor chip and a wiring substrate can be electrically bonded while using a solder inner bump in the state of fusing the solder inner bump without using flux when electrically bonding the semiconductor chip and the wiring substrate while using the solder inner bump.例文帳に追加

半導体チップと配線基材とを半田インナーバンプを用いて電気的に接合する場合に、フラックスを用いることなく、また、半田インナーバンプを溶融させた状態で、半導体チップと配線基材とを半田インナーバンプを用いて電気的に接合することのできる、半導体装置の製造方法およびその方法に用いる半導体装置の製造装置を提供する。 - 特許庁

The semiconductor device comprises wirings 9 disposed on an insulating film 12 covering a gate electrode 1 and a semiconductor substrate 50 to electrically connect the gate electrode, and a dummy transistor 10 formed on the substrate and having no wiring as a transistor in such a manner that the wiring 9 is electrically connected to the source/drain region 14 of the transistor 10.例文帳に追加

この半導体装置は、ゲート電極１と半導体基板５０とを被覆する絶縁膜１２上に配置され、ゲート電極と電気的に接続された配線９と、半導体基板上に形成され、トランジスタとしての配線がなされていないダミートランジスタ１０とを備え、配線９がダミートランジスタ１０のソース／ドレイン領域１４に電気的に接続されている。 - 特許庁

The insulated gate transistor 101 is formed on the semiconductor substrate 10, and comprises an inductance La added by a route extension wiring pattern HPa to at least one wiring of source wirings H1s and H2s and drain wirings H1d to H3d of the insulated gate transistor 101 formed on a semiconductor substrate 10 in the insulated gate transistor 101.例文帳に追加

半導体基板１０に形成された絶縁ゲート型トランジスタ１０１であって、半導体基板１０上に形成された絶縁ゲート型トランジスタ１０１のソース配線Ｈ１ｓ，Ｈ２ｓおよびドレイン配線Ｈ１ｄ〜Ｈ３ｄの少なくとも一方の配線に、経路延長配線パターンＨＰａによるインダクタンスＬａが付加されてなる絶縁ゲート型トランジスタ１０１とする。 - 特許庁

To provide a conductive paste filled substrate conducting more sure filling by securing air extractibility and being capable of improving the reliability of interlayer connection by conductive paste even when a fine via hole is filled with the conductive paste, and a manufacturing method for the substrate, and to provide and a multilayer wiring board in which a plurality of the conductive paste filled substrates are laminated, and a manufacturing method for the wiring board.例文帳に追加

微細なビア孔へ導電性ペーストを充填する際にも、エア抜け性を確保してより確実な充填が行え、導電性ペーストによる層間接続の信頼性を向上させることができる導電性ペースト充填基板およびその製造方法、並びに当該導電性ペースト充填基板を複数積層してなる多層配線基板およびその製造方法を提供する。 - 特許庁

To provide a metal wiring substrate and a method of manufacturing the same, which can form a pattern of a metal film with a simple process not requiring any etching process on a metal film, can precisely form a fine pattern, even on a metal such as copper (Cu) that is difficult to control etching, and is superior in material utilization efficiency, and a metal wiring substrate for reflection liquid crystal display.例文帳に追加

金属膜のエッチング工程を必要とせず簡単なプロセスによりパターン形成することができ、銅（Ｃｕ）等のエッチング制御が困難な金属であっても精細にパターニングでき、かつ材料の利用効率の優れた金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板を提供する。 - 特許庁

A light-emitting device 1 of the present invention comprises: a substrate 2 having an insulating layer; a plurality of electrically non-connected mounting pads 3 and an electrically connected wiring pattern 4 which are formed on a surface of the substrate 2 and have electrical conductivity; and a plurality of light-emitting elements 5 mounted on the mounting pads 3 and electrically connected to the wiring pattern 4.例文帳に追加

本発明は、絶縁層を有する基板２と、この基板２の表面上に形成された導電性を有し、電気的に導通されない複数の実装パッド３及び電気的に導通される配線パターン４と、前記実装パッド３上に実装されるとともに、前記配線パターン４に電気的に接続される複数の発光素子５とを備える発光装置１である。 - 特許庁

To provide a method of manufacturing an electronic device for improving reliability of wiring laminated on a slope, wherein a step part is formed of an electronic component arranged on a mounting surface of a mounting substrate and the mounting surface, an insulating slope is formed on the step part, and the electronic device is formed by laminating wiring for connecting the mounting substrate and electronic component on the slope.例文帳に追加

実装基板の実装面に配置される電子部品と実装面とによって形成される段差部に絶縁性のスロープが形成されて、実装基板と電子部品とを接続する配線が当該スロープに積層されてなる電子装置の製造方法において、当該スロープに積層される配線の信頼性を向上させる電子装置の製造方法を提供する。 - 特許庁

In the organic electroluminescence display device having a wiring layer, an insulating layer 3, first electrodes, an organic electroluminescence layer 5, and second electrodes 6 layered on a substrate 1, the wiring layer interposed between the first electrodes 4 in one column and the substrate 1 is constituted of a plurality of feed wires 2 extending in a column direction, and at least one first electrode 4 is connected to each feed wire 2.例文帳に追加

基板１上に配線層／絶縁層３／第１の電極／有機エレクトロルミネッセンス層５／第２の電極６を積層した有機エレクトロルミネッセンス表示装置における一列の第１の電極４と基板１に挟まれる配線層を列方向に延びる複数の給電配線２から構成し、各給電配線２に少なくとも一つの第１の電極４を接続する。 - 特許庁

A metal dispersion liquid containing metal nano fine particles having about 0.5 nm to 200 nm particle size is applied onto the entire surface of a substrate and dried, locally irradiated with a laser beam emitting light at 300 nm to 550 nm wavelength to couple the metal fine particles to draw a wiring pattern, and cleaned to remove the metal dispersion liquid in an unnecessary part to form desired wiring on the substrate.例文帳に追加

粒径が０．５ｎｍ〜２００ｎｍ程度の金属ナノ微粒子を含む金属分散液を、基板全面に塗布乾燥し、３００ｎｍ〜５５０ｎｍの波長の光を発生するレーザビームを局所的にあて金属微粒子を結合させることによって配線パターンをえがき洗浄して不要部分の金属分散液を除去し所望の配線を基板上に形成する。 - 特許庁

In the electro-optical device 1 having an electrooptic panel 2 with electrooptic materials and a wiring substrate 3 connected to the electrooptic panel 2, it is characterized that the wiring substrate 3 has a control circuit part 19 which controls an operation of the electrooptic panel 2 and at least a part of the control circuit part 19 is coated with an insulating member 40.例文帳に追加

電気光学材料を備える電気光学パネル２と、当該電気光学パネル２に接続される配線基板３とを備える電気光学装置１であって、当該配線基板３は、電気光学パネル２の動作を制御する制御回路部１９を有し、当該制御回路部１９の少なくとも一部が、絶縁性部材４０によって被覆されていること、を特徴とする。 - 特許庁

A second slope 26 necessary to form second wiring 25 that electrically connect the second substrate electrode 13b of the mounting substrate 11 and the second connection electrode 17 of the semiconductor chip 16 is formed of a lower slope 21 and an upper slope 24 covering the first wiring 20 so that a recessed part 27 expansively opened in the lamination direction of the semiconductor chips may be formed.例文帳に追加

実装基板１１の第２基板電極１３ｂと半導体チップ１６の第２接続電極１７を電気的に接続する第２配線２５を形成する際に必要となる第２スロープ２６を、半導体チップの積層方向に拡開する凹部２７が形成されるように、第１配線２０を覆う下段スロープ２１と上段スロープ２４とによって構成する。 - 特許庁

The semiconductor light emitting device includes a semiconductor light emitting element and a substrate having a wiring pattern, and is characterized in that a surface of the substrate and/or wiring pattern right below the semiconductor light emitting element is covered with a light diffuse reflecting material-containing layer, the light diffuse reflecting material having a concentration of 30 to 70 wt.%.例文帳に追加

半導体発光素子と、配線パターンを有する基板とを含む半導体発光装置において、該半導体発光素子直下の該基板及び／または該配線パターンの表面が、光拡散反射材の濃度が３０重量％以上、７０重量％以下である光拡散反射材含有層で被覆されていることを特徴とする、半導体発光装置。 - 特許庁

The lead frames on which the LED chips are mounted of a plurality of LED lamps 1 are electrically and thermally connected to a heat conductive electrode substrate 2 on which an insulating film 4 provided with a wiring pattern is stuck, and the other lead frame for the respective LED chips is connected to the wiring pattern, and a heat radiating means consisting of a Peltier element 8 is thermally coupled with the back of the substrate 2.例文帳に追加

配線パターンが設けられた絶縁フィルム４を貼設した熱伝導性電極基板２に複数のＬＥＤランプ１のＬＥＤチップをマウントしたリードフレームが電気的かつ熱的に接続され、各ＬＥＤチップの他方のリードフレームが配線パターンに接続されており、熱伝導性電極基板の背面にはペルチェ素子８から成る放熱手段が熱結合されている。 - 特許庁

To provide a washing method of semiconductor substrate for enabling delicate washing process, only with simplified dillution by water in accordance with the size of wiring width and amount of deposition, of the semiconductor substrates in different sizes of the wiring width having excellent deposition peeling property and corrosion-proof characteristic of wires, and also to provide a method of manufacturing a semiconductor substrate or semiconductor element utilizing the same washing method.例文帳に追加

配線幅のサイズやデポの量に併せて簡便に水にて希釈するだけで、デポ剥離性及び配線防食性に優れ、かつ配線幅のサイズの異なる半導体基板をきめ細やかに洗浄処理することが可能な半導体基板の洗浄方法、該洗浄方法を用いる半導体基板又は半導体素子の製造方法を提供すること。 - 特許庁

After a metallic film or a semiconductor film on a semiconductor substrate is dry-etched to form a wiring layer having a prescribed pattern or after an insulating layer is formed on a semiconductor substrate with a formed wiring layer and dry-etched in a prescribed pattern, chemical treatment is carried out with a resist removing composition prepared by adding a sugar alcohol to a composition comprising a fluorine compound, an organic solvent and water.例文帳に追加

半導体基板上の金属膜又は半導体膜をドライエッチングし、所定のパターンを有する配線層を形成した後、あるいは、配線層が形成された半導体基板上に絶縁層を形成し、これを所定のパターンにドライエッチングした後、フッ素化合物、有機溶媒及び水を含有し、糖アルコールを添加したレジスト剥離用組成物により薬液処理する。 - 特許庁

The counter substrate 4 is provided with a BM wiring 1, to which voltage for normal driving according to driving a TFT element, is applied or which is grounded, a pixel display electrode 3 which is connected with the BM wiring 1 and a BM wiring 2 to which voltage for repairing a defect pixel is applied by being connected with the pixel display electrode 3, when defect is generated.例文帳に追加

そして、対向基板４は、ＴＦＴ素子の駆動に従って正常駆動するための電圧が印加されるか又は接地されたＢＭ配線１と、このＢＭ配線１と接続された画素表示電極３と、欠陥が生じた場合に画素表示電極３と接続されることにより当該欠陥画素を修正するための電圧が印加されたＢＭ配線２とを備えている。 - 特許庁

The peripheral circuit part Y includes a plurality of circuit elements formed on a semiconductor substrate 21; an insulating film formed on the plurality of circuit elements, second wiring 26 which is formed in the insulating film and is electrically connected to at least a part of the plurality of circuit elements; and a conductive portion 29, which electrically connects the first wiring and the second wiring.例文帳に追加

周辺回路部Ｙは、半導体基板２１に形成された複数の回路素子と、前記複数の回路素子上に形成された絶縁膜と、前記絶縁膜中に形成され、前記複数の回路素子の少なくとも一部と電気的に接続される第２の配線２６と、前記１の配線と前記２の配線とを電気的に接続する導電部２９と、を備える。 - 特許庁

An array substrate 200 is provided with a power supply wiring 250 for supplying a prescribed potential to a counter electrode 330, an power supply pad 260 disposed on insulating films 223 and 229 covering the power supply wiring 250 and a connection part 280 connecting the power supply wiring 250 and the power supply pad 260 via a contact hole 270 formed in the insulating films 223 and 229.例文帳に追加

アレイ基板２００は、対向電極３３０に対して所定の電位を供給するための給電配線２５０と、給電配線２５０を覆う絶縁膜２２３及び２２９上に配置された給電パッド２６０と、絶縁膜２２３及び２２９に形成されたコンタクトホール２７０を介して給電配線２５０と給電パッド２６０とを接続する接続部２８０と、を備えている。 - 特許庁

In the circuit substrate 201 where a semiconductor package 210 for a semiconductor element sealed by resin and a passive element 208 are soldered to the printed wiring board 207, a clearance 213 is formed in a face to the printed wiring board 207 of the semiconductor package 210, and the passive element 208 connected to the printed wiring board 207 is arranged in the clearance 213.例文帳に追加

半導体素子が樹脂により封止された半導体パッケージ２１０と受動素子２０８とがプリント配線板２０７にはんだ付けされた回路基板２０１において、半導体パッケージ２１０のプリント配線板２０７に対する面に逃げ部２１３を設け、プリント配線板２０７に接続された受動素子２０８を逃げ部２１３の内部に配置したことを特徴とする。 - 特許庁

An array substrate 200 comprises power supply wiring 250 for supplying prescribed potential to a counter electrode 330, a power supply pad 260 arranged on insulation films 223 and 229 covering the power supply wiring 250, and a connection part 280 for connecting the power supply wiring 250 and the power supply pad 260 through a contact hole 270 formed on the insulation films 223 and 229.例文帳に追加

アレイ基板２００は、対向電極３３０に対して所定の電位を供給するための給電配線２５０と、給電配線２５０を覆う絶縁膜２２３及び２２９上に配置された給電パッド２６０と、絶縁膜２２３及び２２９に形成されたコンタクトホール２７０を介して給電配線２５０と給電パッド２６０とを接続する接続部２８０と、を備えている。 - 特許庁

The mobile terminal determines whether a connector cover 40 and a battery cover 50 respectively cover an external interface connector 20 and a battery mounting part 30, from whether there is continuity between port terminals 61a and 61b of an LSI 60 via a substrate wiring 10, a connector cover wiring 41 provided at the connector cover 40; and a battery cover wiring 51 provided at the battery cover 50.例文帳に追加

基板配線１０と、コネクタカバー４０に設けられたコネクタカバー配線４１と、バッテリーカバー５０に設けられたバッテリーカバー配線５１とを介してＬＳＩ６０のポート端子６１ａ，６１ｂが互いに導通しているかどうかにより、コネクタカバー４０及びバッテリーカバー５０が外部インターフェースコネクタ２０及びバッテリー装着部３０をそれぞれ覆っているかどうかを判断する。 - 特許庁

The image sensor has: a photodiode section including photodiodes and transfer gate transistors both which are formed on a first wafer; a wiring line section including signal processing/controlling transistors and wiring lines both which are formed on a second wafer joined to the upside of the photodiode section; a supporting base substrate bonded on the upside of the wiring line section; and a filter section formed on the underside of the first wafer.例文帳に追加

第１ウェーハ上に形成されたフォトダイオード及びトランスファゲートトランジスタを備えるフォトダイオード部と、フォトダイオード部の上部に接合された第２ウェーハ上に形成された信号処理／制御トランジスタ及び配線ラインを含む配線ライン部と、配線ライン部の上部に接合された支持台基板と、第１ウェーハの下部に形成されたフィルター部と、を備えるイメージセンサー。 - 特許庁

The thermoelectric module comprises wiring conductors which are provided on a support substrate and electrically link between a plurality of thermoelectric devices by means of the solder which substantially does not contain Pb; and external connection terminals electrically connected to the wiring conductors, wherein the width of each solder for bonding between the thermoelectric device and wiring conductor is maintained at 80% or over of the width of the thermoelectric device.例文帳に追加

複数の熱電素子間をＰｂを実質的に含まない半田にて電気的に連結する配線導体が支持基板上に設けられ、該配線導体と電気的に連結された外部接続端子とを具備する熱電モジュールにおいて、熱電素子と配線導体間で接合する半田の幅が熱電素子の幅の８０％以上で維持したことを特徴とする。 - 特許庁

The substrate 10 for mounting elements has an insulating resin layer 12 formed of an insulating resin, a wiring layer 14 formed on one principal surface S1 of the insulating resin layer 12, and a projection 16 electrically connected to the wiring layer 14 and projecting from the wiring layer 14 to a side opposite to the insulating resin layer 12 to support a low melting metallic ball 18.例文帳に追加

素子搭載用基板１０は、絶縁性の樹脂で形成された絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続されるとともに、配線層１４から絶縁樹脂層１２と反対側に突出し、低融点金属ボール１８を支持するための突起部１６と、を備える。 - 特許庁

On an upper layer rather than lower-layer wiring 2 provided on a semiconductor substrate 1, a first layer metal wiring 60A, a second layer metal wiring 60B, and a first layer sealing resin 70A and a second layer sealing resin 70B positioned between or on them are provided.例文帳に追加

半導体基板1上に設けられた下層配線2よりも上層に、第1層金属配線60A，第2層金属配線60Bと、その各々の間および上に位置する第1層封止樹脂70A，第2層封止樹脂70Bとを設けるとともに、第1層金属配線60A，第2層金属配線60B間を電気的に接続するように、第1層封止樹脂70A，第2層封止樹脂70Bに第1層ポスト電極62A，第2層ポスト電極62Bを設ける。 - 特許庁

To provide a semiconductor device of a transistor structure having a first interlayer insulating film, a first wiring layer, a second interlayer insulating film and a second wiring layer on a semiconductor substrate, which can prevent disconnection of electrode wiring at an interface between the first and second interlayer insulating films at the time of making a contact hole in the interlayer insulating films to form the transistor structure.例文帳に追加

半導体基板上にトランジスタ構造、第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層を有する半導体装置において、第１及び第２層間絶縁膜にコンタクト孔を形成し電極構造を作成する際、層間絶縁膜界面での電極断線を防ぐ半導体装置およびその製造方法を提供する。 - 特許庁

The high-frequency module comprises: a bias circuit having a capacitor formed on a semiconductor substrate and an inductor formed on the capacitor; wirings and a wiring layer laminated on the bias circuit; a magnetic thin film made of a magnetic material provided between the bias circuit and the wiring layer so that the bias circuit is separated from the wiring layer by using the magnetic thin film.例文帳に追加

半導体基板上に形成されたコンデンサと、該コンデンサ上に形成されたインダクタとを有する高周波回路のバイアス回路上に、高周波回路の配線、及び高周波回路の配線層とを積層すると共に、バイアス回路と配線層との間に磁性体材料からなる磁性体薄膜を設け、バイアス回路と配線層とを磁性体薄膜を用いて分離しする。 - 特許庁

To provide a semiconductor device built-in substrate module and a mounting structure of the same, and a method of manufacturing the semiconductor device built-in substrate module capable of reducing a plane size of the substrate module and achieving good circuit characteristics even when providing a configuration conducting between wiring layers or electrodes provided on an upper surface side and a lower surface side of a semiconductor chip, in a substrate module incorporating the semiconductor chip.例文帳に追加

半導体チップを内蔵した基板モジュールにおいて、当該半導体チップの上面側と下面側に設けられた配線層や電極を導通する構成を設けた場合であっても、基板モジュールの平面サイズを小型化することができるとともに、良好な回路特性を実現することができる半導体装置内蔵基板モジュール及びその実装構造並びにその製造方法を提供する。 - 特許庁

The electronic device has a semiconductor substrate 10 having an integrated circuit 12 formed internally, an insulating layer 20 formed on the semiconductor substrate 10 and having an elastically deformable part 24, an electrode 34 formed on the elastically deformable part 24 while being connected electrically with the interior of the semiconductor substrate 10, and a substrate 58 on which a wiring pattern 62 is formed oppositely to the electrode 34 while being connected electrically therewith.例文帳に追加

電子装置は、集積回路１２が内部に形成された半導体基板１０と、半導体基板１０上に形成されて弾性変形可能部２４を有する絶縁層２０と、半導体基板１０の内部に電気的に接続されて弾性変形可能部２４上に形成されてなる電極３４と、電極３４と対向して電気的に接続された配線パターン６２が形成されてなる基板５８と、を有する。 - 特許庁

The semiconductor device includes a semiconductor substrate 1, an electrode 30a and an electrode 30b provided apart from each other from a first principal surface 10 along a depth of the semiconductor substrate 1, and a wiring portion 40a connecting the electrodes 30a and electrode 30b to each other and provided from the first principal surface 10 along the depth of the semiconductor substrate 1 without penetrating the semiconductor substrate 1.例文帳に追加

半導体基板１と、相互に離間して第１の主表面１０から半導体基板１の深さ方向に向かって設けられた電極３０ａおよび電極３０ｂと、電極３０ａおよび電極３０ｂ同士の間を結び半導体基板１を貫通することなく第１の主表面１０から半導体基板１の深さ方向に向かって設けられた配線部４０ａとを備えている。 - 特許庁

In the present method, a substrate piece is manufactured by cutting the substrate 10 mounted with a light emitting element in a first direction, the common portion 10A included in the substrate piece is formed according to the illuminating device to be manufactured, a relative position of an individual portion 10B with respect to the formed common portion 10A is positioned, and wiring for supplying power to the pad 12 included in the substrate piece is formed.例文帳に追加

本製造方法では、発光素子が実装される基板１０を第１の方向に切断して基板片を作成し基板片に含まれる共通部分１０Ａを、製造すべき照明装置に応じて成型し、成型後の共通部分１０Ａに対する個別部分１０Ｂの相対位置をそれぞれ位置決めし、基板片に含まれるパッド１２へ電力を供給するための配線を形成する。 - 特許庁

The display device manufacturing method includes a formation process to array pixels 20 in two intersecting directions on the flexible substrate 10, and terminals 14 and 18 for connecting the pixels arrayed in the two directions on the substrate to the outer wiring are formed to be arrayed in parallel in a direction X where the dimensional change rate of the substrate is smaller, among two directions on the substrate.例文帳に追加

画素２０を、可撓性基板１０上の交差する２つの方向に配列するように形成する工程を含み、前記基板上の２つの方向に配列した画素をそれぞれ外部の配線に接続する端子１４，１８を、前記基板上の２つの方向のうち該基板の寸法変化率が小さい方向Ｘに並列するように形成することを特徴とする表示装置の製造方法。 - 特許庁

The copper wiring substrate manufacturing method is characterized in that a surface 2 of a glass or quartz substrate 1 is irradiated with plasmas 4 of an inert gas such as an Ar gas to reform the surface 2 to improve the adhesive property of the surface 2 itself of the substrate 1 to pure Cu and the copper thin film 3 is formed by sputtering directly on the surface 2 of the substrate 1.例文帳に追加

本発明の銅配線基板の製造方法は、ガラスまたは石英からなる基板１の表面２に、例えばＡｒガスのような不活性ガスのプラズマ４を照射することで、その表面２に改質を施して、その基板１の表面２自体における純Ｃｕに対する密着性を向上させ、その基板１の表面２の直上に、銅薄膜３をスパッタリングによって形成することを特徴としている。 - 特許庁