「wiring substrate」に関連した英語例文の一覧と使い方(174ページ目) - Weblio英語例文検索

An upper electrode 313 of a capacitance element 321 formed on a semiconductor substrate 300 is electrically connected to an upper wiring 318 formed above through a first conductive film 315 of a connection structure 331, a first contact plug 306, a second impurity diffused layer 303, and a third contact plug 317, which are formed on the semiconductor substrate 300 similarly.例文帳に追加

半導体基板３００の上に形成された容量素子３２１の上部電極３１３が、同じく半導体基板３００の上に形成された接合構造体３３１の第１導電膜３１５、第１コンタクトプラグ３０６、第２不純物拡散層３０３及び第３コンタクトプラグ３１７を介して、上方に形成された上部配線３１８と電気的に接続している。 - 特許庁

A display device comprises: an insulating substrate; data wiring that is formed on the insulating substrate and includes a conductive film; a thin film transistor that has at least one source electrode electrically connected to the conductive film and a drain electrode formed along the circumference of the source electrode and spaced from the source electrode; and a pixel electrode that is electrically connected to the conductive film.例文帳に追加

表示装置は、絶縁基板と；絶縁基板上に形成され、導電膜を含むデータ配線と；導電膜と電気的に接続されている少なくとも１つのソース電極と、ソース電極と離間するようにソース電極の周縁に沿って形成されているドレイン電極とを含む薄膜トランジスタと；導電膜と電気的に接続されている画素電極とを含むことを特徴とする。 - 特許庁

The semiconductor chip 31 includes a semiconductor substrate 2, on which a function device 3 is formed, polymer 32 arranged so as to embed inside of a through hole 4 having an opening on a surface of the semiconductor substrate 2, and bump electrode 14 formed on the polymer 32 and provided at a portion of wiring layers 35 and 34 electrically connected with the function element 3 thereon.例文帳に追加

この半導体チップ３１は、機能素子３が形成された半導体基板２と、半導体基板２の一方表面に開口を有する貫通孔４の内部を埋めるように配置されたポリマー３２と、ポリマー３２上に形成され、機能素子３に電気接続された配線層３５と、配線層３４のうちポリマー３２上にある部分に設けられた突起電極１４とを含む。 - 特許庁

The module with a built-in component 100 has an insulating sheet substrate 10 which has an upper surface 10a, a lower surface 10b opposite to the upper surface and a side surface 10c which joins these surfaces; at least one wiring 20 which extends from the upper surface to the lower surface through the side surface; and electronic components 32 disposed within the sheet substrate.例文帳に追加

部品内蔵モジュール１００は、上側表面１０ａおよび該上側表面に対向する下側表面１０ｂならびにこれらを接続する側面１０ｃを有して成る絶縁性シート状基体１０；上側表面から側面上を経由して下側表面に延在する少なくとも一本の配線２０；およびシート状基体内に配置された電子部品３２を有して成る。 - 特許庁

To provide a method of manufacturing a conductive pattern formation substrate and the conductive pattern formation substrate, in which manufacture is easy without spending time for formation of a wiring region, a high quality transparent conductive film having a hardly visible conductive pattern can be formed in a display region, and electrical reliability is improved by fully securing insulating properties of an insulating part of the transparent conductive film.例文帳に追加

配線領域の形成に手間がかからず製造が容易であり、表示領域においては導電パターンが視認されにくい高品位な透明導電膜を形成できるとともに、該透明導電膜の絶縁部の絶縁性が十分に確保され電気的な信頼性が向上する導電パターン形成基板の製造方法及び導電パターン形成基板を提供する。 - 特許庁

A plurality of organic EL elements 3 interposing an organic luminous layer 6 between a pair of electrodes 4, 5 are formed on a single substrate 2, and the organic EL element 3 is sealed by a sealing member 7, and the pair of electrodes 4, 5 are respectively drawn out on the substrate 2 outside of the sealing member 7, and are formed as external terminal parts 2t, 3t for wiring connection.例文帳に追加

単一の基板２上に、一対の電極４，５間に有機発光層６を介在させてなる有機ＥＬ素子３の複数個が形成され、かつ、有機ＥＬ素子３は、封止部材７によって封止されると共に、一対の電極４，５がそれぞれ封止部材７の外部の基板２上に引き出されて配線接続用の外部端子部２ｔ，３ｔとして形成されている。 - 特許庁

Electrodes 2a-2f and 3a-3f and a wiring metal layer for connection with a photoelectric converting element are formed on both sides of the insulating substrate 1, and on the side face of a slit-like opening formed previously in the insulating substrate, and a dividing part 9 is formed by removing part of the metal layer formed on the side face of the opening selectively by machining or chemical etching.例文帳に追加

予めスリット状の開口部を形成して絶縁基板１の表裏両面及び前記開口部の側面に光電変換素子へ接続するための電極２ａ〜２ｆ、３ａ〜３ｆ及び配線用の金属層を形成するとともに、前記開口部側面に形成された金属層の一部を機械加工または化学エッチングにより選択的に除去して分断部９を形成する。 - 特許庁

This method for forming a metal wiring of a semiconductor element comprises the steps of forming a gate oxide film on a semiconductor substrate 41 to form a conductive line on the gate oxide film, nitriding a surface in which the conductive line is exposed, and oxidizing the semiconductor substrate 41 containing the conductive line formed with a tungsten nitride layer 47 on the exposed surface.例文帳に追加

半導体素子の金属配線の形成方法は、半導体基板４１上にゲート酸化膜４２を形成し、そのゲート酸化膜４２上に導電性ラインを形成する段階と、前記導電性ラインの露出された表面を窒化処理する段階と、露出された表面に窒化層４７が形成された導電性ラインを含む半導体基板４１を酸化処理する段階とを備える。 - 特許庁

To lessen the occurrence of electrical corrosion by the ionic material is included in dirt in the potions of respective transparent electrode wiring 2a for common and respective transparent electrode terminals 7 for common in the spacings between both transparent substrates 1 and 2 of a liquid crystal display device constituted by superposing the segment transparent substrate 1 and the common transparent substrate 2 so as to encapsulate liquid crystal 4 therebetween.例文帳に追加

セグメント透明基板１とコモン透明基板２をその間に液晶４を封入するように重ね合わせて成る液晶表示装置において、各コモン用透明電極配線２ａ及び各コモン用透明電極端子７のうち両透明基板１，２の間の隙間の部分に、汚れに含まれるイオン性物質による電気的腐食が発生することを低減する。 - 特許庁

The semiconductor device 100 includes a semiconductor substrate 10 having electrodes 14; a resin projection 20 formed on the surface where the electrodes 14 are formed on the semiconductor device 10; a wiring 30 electrically connected to the electrodes 14 and formed so as to reach over the resin projection 20; and an adhesive 40 provided on the surface where the electrodes 14 are formed on the semiconductor substrate 10.例文帳に追加

半導体装置１００は、電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された樹脂突起２０と、電極１４と電気的に接続されてなり、樹脂突起２０上に至るように形成された配線３０と、半導体基板１０の電極１４が形成された面に設けられた接着剤４０と、を含む。 - 特許庁

The image display device is provided with a plurality of phosphor films arranged two-dimensionally on a substrate, lattice-like barrier ribs formed on the substrate for partitioning the phosphor films, a plurality of metal-backs each of which covers at least one phosphor film, and a resistance wiring which electrically connects a plurality of metal-backs and has higher sheet resistance than the metal-back.例文帳に追加

画像表示装置が、基板上に二次元的に配置された複数の蛍光体膜と、蛍光体膜の間を仕切るために基板上に形成された格子状の隔壁と、各々が少なくとも１つの蛍光体膜を覆う複数のメタルバックと、複数のメタルバック同士を電気的に接続する、メタルバックよりも高いシート抵抗を有する抵抗配線と、を備える。 - 特許庁

The solar cell module includes a translucent substrate 7, a translucent resin 8 formed on the translucent substrate 7, masks 2a and 2b provided on the translucent resin 8, a plurality of solar cell elements 3 provided on the translucent resin 8, and the wiring connected to the solar cell elements 3 and bonded to the masks 2a and 2b with a hot-melt adhesive 21.例文帳に追加

透光性基板７と透光性基板７上に設けられた透光性樹脂８と、透光性樹脂８上に設けられたマスク２ａ、２ｂと、透光性樹脂８上に設けられた複数の太陽電池素子３と、この太陽電池素子３と接続されており、ホットメルト接着剤２１によりマスク２ａ、２ｂと接着された配線とを有する太陽電池モジュール。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein the problems are prevented such as a short circuit, an adhesion failure, and focus deviation etc., due to over-etching of wiring because the areas of overlapping regions for connection are randomly different, in a method for forming fine wiring which is a test pattern and wide leads connected to it on a semiconductor substrate by double exposure using two masks.例文帳に追加

テストパターンである微細配線とそれに繋がる幅広の引き出し配線とを２枚のマスクを用いた２重露光により半導体基板上に形成する方法において、繋ぎ合わせるオーバーラップ領域の面積がランダムに異なっていたため発生していた、配線のオーバーエッチングにより短絡、密着性不良、フォーカスずれ等の諸問題を発生させない半導体装置の製造方法を提供する。 - 特許庁

To provide a manufacturing method by which degradation of superconductive characteristics can be suppressed and the superconductive thin film wiring material can be obtained at a superior yield rate, and productivity can be improved sufficiently, when manufacturing a lengthy superconductive thin film wiring material by continuously forming an intermediate layer on a lengthy orientation metal substrate at a single time of processing, and furthermore by continuously forming an oxide superconductor thin film.例文帳に追加

長尺の配向金属基板上に中間層を１回の処理で連続的に形成し、さらに酸化物超電導体薄膜を連続的に形成して長尺の超電導薄膜線材を製造するに際して、超電導特性の低下を抑制することができ、歩留まりよく超電導薄膜線材を得て、充分に生産性を向上させることができる製造方法を提供する。 - 特許庁

The semiconductor module for power conversion comprises an insulating substrate (10), an electrode wiring layer (11A) provided on one major surface thereof, and a switching element (12) and a circulation diode (13) mounted on the electrode wiring layer wherein thermal resistance against diffusion of heat generated from the circulation diode is lower than thermal resistance against diffusion of heat generated from the switching element.例文帳に追加

絶縁基板（１０）と、その一方の主面上に設けられた電極配線層（１１Ａ）と、その電極配線層の上にマウントされたスイッチング素子（１２）及び還流ダイオード（１３）と、を備えた電力変換用の半導体モジュールであって、還流ダイオードにおいて生じた熱の拡散に対する熱抵抗が、スイッチング素子において生じた熱の拡散に対する熱抵抗よりも小さいものとする。 - 特許庁

The manufacturing method includes steps of forming an SiOF film 102 on a substrate 101, forming an opening for wiring formation in the SiOF film, removing fluorine contained in the SiOF film from a surface of the opening, subjecting the fluorine-removed surface of the opening to an oxygen plasma process, and providing wiring metals 104 and 105 to the opening.例文帳に追加

基板１０１上にＳｉＯＦ膜１０２を形成するステップと、前記ＳｉＯＦ膜に配線形成用の開口部を形成するステップと、前記ＳｉＯＦ膜に形成された前記開口部の表面から該ＳｉＯＦ膜に含まれるフッ素を除去するステップと、前記フッ素が除去された前記開口部の表面に酸素プラズマ処理を行うステップと、前記開口部に配線用の金属１０４，１０５を設けるステップとを備えている。 - 特許庁

The lower side of a high dielectric member 4 having a specific dielectric constant of 20 or more with an electrode 5 provided at the upside is adhered through a resin layer 3 to a wiring conductor layer 2 formed on a dielectric substrate 1, to thereby form a capacitance element C1 with the wiring conductor layer 2 and the electrode 5 used as opposite electrodes and the high dielectric member 4 used as a dielectric for generating capacitance.例文帳に追加

誘電体基板１上に形成された配線導体層２上に、上面に電極５が設けられた比誘電率が２０以上の高誘電性部材４の下面を、樹脂層３を介して接着させたことにより、配線導体層２と電極５とを対向電極としかつ少なくとも高誘電性部材４を静電容量発生用の誘電体とする容量素子Ｃ１を形成した。 - 特許庁

This device is provided with a semiconductor chip 11, having electrode pads 12, an electrode pad forming surface 11a fastened to the element mounting surface via an adhesive, external terminals (ball bumps 15) for external connection provided on the surface opposite to the element mounting surface and a base substrate 13 with multilayered wiring, on which wiring conductors 16, 17, 18 connected to each external terminal are formed.例文帳に追加

電極パッド１２を有する半導体チップ１１と、その電極パッド形成面１１ａが素子搭載面１３ａに接着剤を介して固定され素子搭載面と反対側の面１３ｂに外部接続用の外部端子（ボールバンプ１５）が設けられるとともに各外部端子に接続される配線導体１６，１７，１８が形成されている多層配線基板によるベース基板１３を備えている。 - 特許庁

A semiconductor device comprises a base layer 9 formed on a silicon substrate 1, an emitter layer 12 formed in the base layer 9, and an emitter wiring layer 22 contacting to the emitter 12, where an emitter electrode layer 14 of a silicon layer is between the emitter layer 12 and the emitter wiring layer 22, and the emitter layer 12 is formed out of impurities by thermal- diffusion from the emitter electrode layer 14.例文帳に追加

シリコン基板１上に形成されたベース層９と、このベース層９内に形成されたエミッタ層１２と、このエミッタ層１２にコンタクトするエミッタ配線層２２とを有する半導体装置において、前記エミッタ層１２上とエミッタ配線層２２との間にシリコン層から成るエミッタ電極層１４を介在させ、エミッタ層１２はエミッタ電極層１４から熱拡散された不純物から成る。 - 特許庁

To provide a film type wiring circuit and a manufacturing method thereof to form a wiring circuit such as an electrical contact or the like by lithography on a polymer film, not resulting in problem that pattern reproducing accuracy is not lowered due to the flexure or the like of the polymer film and that manufacturing efficiency is lowered because peeling between the polymer film and a substrate is hardly caused.例文帳に追加

高分子フィルム上にリソグラフィーにより電気的接点等の配線回路を形成する方法であって、高分子フィルムのたわみ等に起因するパターンの再現精度の低下の問題がなく、かつ、高分子フィルムと基板との剥離が困難となる等、生産効率を低下させる問題もないフィルム状配線回路の製造方法、及びこの方法により製造されるフィルム状配線回路を提供する。 - 特許庁

When a photosensitive insulating resin is used as the surface protective layer of a circuit wiring pattern on the substrate, or when the photosensitive insulating resin is used as an insulation layer between circuit wiring conductor layers; multivalent metal substitutes for Na ions adsorbed to the photosensitive insulating resin by subjecting to a treatment process containing the Na ions performed after a thermosetting process of the photosensitive insulating resin.例文帳に追加

回路基板に於ける回路配線パタ−ンの表面保護層として感光性絶縁樹脂を用いる場合、又は回路配線導体層間の絶縁層として感光性絶縁樹脂を用いる場合、その感光性絶縁樹脂の熱硬化処理工程以後に行われるＮａイオンを含む処理工程を経由することにより感光性絶縁樹脂に吸着されるＮａイオンを多価金属に置換する。 - 特許庁

This semiconductor device comprises an insulating film 11, covering a semiconductor element on a semiconductor substrate 3, and more than one electrode pad 13 formed the surface of the insulating film 11 and connected electrically with the semiconductor element, where a power supply wiring 5 to be connected with at least one electrode pad 13 and GND wiring 7 which is to be connected with other electrode pads 13 are provided on the insulating film 11.例文帳に追加

半導体基板３上の半導体素子を覆う絶縁膜１１と、この絶縁膜１１の表面に形成されて半導体素子と電気的に接続される少なくとも２個以上の電極パッド１３とを備え、絶縁膜１１上に電極パッド１３の少なくとも１つに接続される電源配線５及び他の電極パッド１３に接続されるＧＮＤ配線７とを備える。 - 特許庁

In the MISFET type semiconductor device in which an n-type semiconductor pillar region and a p-type semiconductor pillar region are provided over a semiconductor substrate, generation of avalanche breakdown under an electrode pad and a gate wiring can be prevented by forming these gate electrode pad and gate wiring on the n^--type region in place of the semiconductor pillar region, and thereby the avalanche resistance voltage of the semiconductor device is improved.例文帳に追加

半導体基板上にｎ型半導体ピラー領域とｐ型半導体ピラー領域とが設けられたＭＩＳＦＥＴ型の半導体装置において、ゲート電極パッドやゲート配線を半導体ピラー領域の上に形成せず、ｎ^−型領域の上に形成することにより、これら電極パッドやゲート配線の下でアバランシェ・ブレークダウンが発生することを解消し、半導体装置のアバランシェ耐圧を改善できる。 - 特許庁

The wiring formation method includes: a process for forming a coating layer 3 having a dispersed solution including conductive fine particles, on a resin substrate 1; a process for forming a conductive fine wiring 4 by consecutively irradiating a specific area of the coating layer 3 with a laser beam 6; and a process for removing material in the area other than the conductive fine wiring 4.例文帳に追加

樹脂基板１上に、導電性微粒子を含有する分散溶液の塗布層３を形成する工程と、レーザ光６を塗布層３の特定領域に連続的に照射していくことで、導電性微細配線４を形成する工程と、導電性微細配線４以外の領域の材料を除去する工程とを備え、塗布層３の厚さをｄ、塗布層３の光吸収係数をα、レーザ光６の入射光強度をＩ_0、樹脂基板１上に到達するレーザ光６の透過光強度をＩ_1とするとき、以下の関係式から成り立つことを特徴とする。 - 特許庁

The wiring forming method is the one wherein a formed polysilicon film 13 and a formed WS film 15 on a silicon substrate 1 are so patterned into a wiring shape as to form a gate wiring 10 comprising the polysilicon film 13 and the WS film 15.例文帳に追加

シリコン基板１上に形成されたポリシリコン膜１３及びＷＳ膜１５を配線形状にパターニングして当該ポリシリコン膜１３及びＷＳ膜１５からなるゲート配線１０を形成する方法であって、ポリシリコン膜１３及びＷＳ膜１５の上方にＢＡＲＣ膜２１を形成し、このＢＡＲＣ膜２１上にフォトレジストを塗布し、このフォトレジストを配線形状に露光し、現像処理してレジストパターン３２を形成し、このレジストパターン３２をマスクにＢＡＲＣ膜２１をＣＨＦ_３ガスとＣＦ_４ガスとＯ_２ガスとからなる第１混合ガスでドライエッチングする。 - 特許庁

Heating the substrate on which the wiring is formed, heights in the surface positions of the wiring on the openings and the surface positions of the wiring on the other parts are approximately equalized, and the openings are filled in.例文帳に追加

本発明は、主に絶縁表面を有する基板上において、液滴吐出法によって配線材料等を直接パターニングを行うに際し、下層部とのコンタクトを形成する開口部が設けられた絶縁膜上に、液滴吐出法により導電性組成物よりなる液滴を滴下することで少なくとも前記開口部を含む位置に配線を作製し、前記配線が作製された基板に加熱処理を行うことで、前記開口部上の前記配線の表面位置とそれ以外の部分の前記配線の表面位置における高さを概略一致させ、かつ前記開口部を充填することを特徴とする。 - 特許庁

To provide a substrate processing device capable of quick and efficiently conducting a bump shape-processing and an inspection treatment about an electrical characteristic of a wiring pattern, of efficiently decreasing a facility cost, a foorptint, or the like, and of reducing a time-consuming work of an operator.例文帳に追加

バンプ整形処理及び配線パターンの電気的特性に関する検査処置を一連の工程で迅速かつ効率よく行うことができるとともに、設備コストや設置面積等の面で効率が図れ、また作業者の手間を削減できる基板処理装置を提供する。 - 特許庁

A wiring pattern containing pads 2g is formed by patterning the metal layer 5 which has been used as a mask, at least a passivation film 6 is formed on the surface of the semiconductor substrate 1 where the empty groove 4 is formed, and an opening is provided to the passivation film 6 to make the pads 2g exposed.例文帳に追加

マスクとして用いられた金属層５をパターニングしてパッド２ｇを含む配線パターンを形成し、空堀４が形成された半導体基板１表面に少なくとも１層のパッシベーション膜６を形成し、パッシベーション膜６を開口して前記パッド２ｇを露出させる。 - 特許庁

To simply perform electric connection between an optical element on an optical waveguide and a main substrate without using via-holes, relating to a manufacturing method of an optical module in which the optical element and wiring are arranged on the upside of an optical propagation member and to a manufacturing method of the optical propagation member.例文帳に追加

本発明は光伝搬部材の上部に光素子や配線が配設される光モジュールの製造方法および光伝搬部材の製造方法に関し、ビアを用いることなく光導波路上の光素子と主基板とを簡単に電気的に接続することを課題とする。 - 特許庁

As for the wiring pattern 22, there are provided a wire-connecting electrode 22b formed in a mounting surface F side, an external terminal 22c formed in a rear R side and a through-hole electrode 22d which passes through the insulating substrate 21 and connects the wire connecting electrode 22b and the external terminal 22c.例文帳に追加

配線パターン２２としては、搭載面Ｆ側に形成されたワイヤ接続電極２２ｂと、裏面Ｒ側に形成された外部端子２２ｃと、絶縁性基板２１を貫通して、ワイヤ接続電極２２ｂおよび外部端子２２ｃを接続するスルーホール電極２２ｄとが設けられている。 - 特許庁

A solder ball section (bump electrode section) 18 is formed in the periphery of a PBGA package (semiconductor device), by arranging solder balls (bump electrodes) 16 in the periphery of a package 12, and the package 12 is electrically connected to a printed wiring board (mounting substrate) 14 through the solder balls 16.例文帳に追加

ＰＢＧＡパッケージ（半導体装置）１２の周辺にはペリフェラル配置されてはんだボール部（突起電極部）１８が形成されており、はんだボール（突起電極）１６を介してＰＢＧＡパッケージ１２が印刷配線基板（実装基板）１４と電気的に接続されている。 - 特許庁

To provide a semiconductor sealing resin composition having a long pot life, excellent humidity resistance, and excellent solderability and is desirably used in a method for producing by a no-flow system a semiconductor device composed of a wiring board substrate and a bumped semiconductor element attached thereto in a face-down manner.例文帳に追加

突起電極付半導体素子がフェイスダウン構造で配線回路基板上に搭載された半導体装置をノーフロー方式で製造する方法において好適に使用される、優れたポットライフ、耐湿性およびハンダ接続性を有する半導体封止用樹脂組成物を提供すること。 - 特許庁

To provide a semiconductor device and its manufacturing method for increasing the number of terminals of a ball electrode, while miniaturizing a chip or the like in a semiconductor device, in a configuration where the ball electrode provided at the chip or the like is connected to a wiring pad provided at a package substrate or the like.例文帳に追加

チップ等に設けたボール電極をパッケージ基板等に設けた配線パッドに接続する構成の半導体装置において、チップ等の小型化を図る一方で、ボール電極の端子数の増大を可能にした半導体装置及びその製造方法を提供する。 - 特許庁

Further, the solid-state image sensing device includes: a conductive material layer formed in contact with at least part of the semiconductor area; an electrode layer formed inside the insulating layer and for connecting with external wiring; and an opening provided above the electrode layer from the rear face of the semiconductor substrate.例文帳に追加

また、半導体領域内の少なくとも一部に接して形成されている導電材料層と、絶縁層内に形成されている外部配線との接続用の電極層と、電極層の上方に半導体基体の裏面から設けられた開口部とを備える。 - 特許庁

A transistor 75 is provided with a silicon substrate 1, gate electrode 7, source and drain regions 5b and 5a, silicon nitride film 10, interlayer insulating film 12 having a contact hole 14b to reach a heavily-doped region 4b and wiring 13b to fill the hole 14b.例文帳に追加

トランジスタ７５は、シリコン基板１と、ゲート電極７と、ソース領域５ｂおよびドレイン領域５ａと、シリコン窒化膜１０と、高濃度不純物領域４ｂに達するコンタクトホール１４ｂを有する層間絶縁膜１２と、コンタクトホール１４ｂを充填する配線１３ｂとを備える。 - 特許庁

The wiring board 1 has the differential transmission line 8 formed on an insulating substrate 2 and an insulating layer 2a formed between the differential transmission line 8 and a ground wire layer 4a becomes thin at a part 8d where the differential transmission line 8 increases in line interval.例文帳に追加

絶縁基板２上に差動伝送線路８が形成されており、差動伝送線路８の線路間隔が広がる部分８ｄにおいて差動伝送線路８と接地配線層４ａとの間に形成される絶縁層２ａの厚みが小さくなっている配線基板１である。 - 特許庁

In the electro-optical device 100, an aluminum alloy film containing <2 atom% neodymium is used to form wiring of a scanning line 3a or the like on an element substrate 10, and an upper surface and side surfaces of the scanning line 3a are oxidized to form a surface protective film 31a.例文帳に追加

電気光学装置１００において、素子基板１０上に走査線３ａなどの配線を形成するにあたって、ネオジウムを２ａｔｍ％未満含有するアルミニウム合金膜を用いるとともに、走査線３ａの上面および側面を酸化して表面保護膜３１ａを形成する。 - 特許庁

In a connection between a semiconductor package 3 on which a semiconductor chip 3-1 is mounted and a wiring substrate, the connection part includes a stress relaxation part 5 in which a plastic body material layer and a metal layer are alternately laminated without using a solder bump, and a conductor line 6 penetrating the stress relaxation part.例文帳に追加

半導体チップ３−１が実装された半導体パッケージ３と、配線基板との接続において、その接続部は、はんだバンプを用いずに、塑性体材料層と金属層とが交互に積層された応力緩和部５と、その応力緩和部を貫通する導体線６を含んでいる。 - 特許庁

To provide a process for manufacturing a prepreg which is excellent in surface smoothness, has uniform thickness on both sides and shows little variation in the content of a resin varnish which can be used for a plastic substrate used for a printed wiring board or a liquid crystal display device, and a transfer sheet used for the same.例文帳に追加

プリント配線板あるいは液晶表示装置に用いられるプラスチック基板に使用可能な樹脂ワニスの含有量にばらつきが少なく、表裏の厚みが均一な、表面平滑性に優れたプリプレグの製造方法を提供し、これに用いる転写シートを提供する。 - 特許庁

The integrated circuit device is constituted of the lead frame 10, whose object is fixation, heat radiation and connection to an external device of mounted components, and the circuit substrate 15, on which a predetermined circuit connected to a predetermined wiring is formed and bonded to a bonding part 13 of the lead frame by the adhesive 20.例文帳に追加

集積回路装置は、搭載部品の固定、放熱及び外部装置との接続を目的としたリードフレーム１０と、所定の配線に接続される所定の回路が形成され、リードフレームの接着部１３に接着剤２０により接着された回路基板１５と、から成る。 - 特許庁

A paste of frit glass is applied on the unfired ceramic layer 213 and by jointing a side plate on the paste of the frit glass, it is fired, thereby, the unfired ceramic layer 213 is adhered by fusion to the anode wiring 152 and the anode substrate 11 and the ceramic layer is formed, and the paste of the frit glass forms a seal layer.例文帳に追加

未焼成セラミックス層２１３にフリットガラスのペーストを塗布し、フリットガラスのペーストに側面板を接合して焼成すると、未焼成セラミックス層２１３は、アノード配線１５２及びアノード基板１１に溶着してセラミックス層を形成し、フリットガラスのペーストは、シール層を形成する。 - 特許庁

A tape package 150 using the tape wiring substrate 110 is joined to a panel 160 and a printed circuit board 170 via anisotropic conductive films 180, is bent along an corner, and further is provided on the rear surface of at least the end edge of the panel 160.例文帳に追加

前記テープ配線基板１１０を用いたテープパッケージ１５０は、異方性導電性フィルム１８０を介してパネル１６０及び印刷回路基板１７０に接合され、且つ、角部に沿って屈曲され、前記パネル１６０の少なくとも一方の端縁部の裏面に設けられる。 - 特許庁

To provide an electrode substrate and a photoelectric conversion element capable of avoiding short circuit due to direct contact between an electrolyte layer or an electric charge transferring layer of a photoelectric conversion element and a transparent conductive layer or a metal wiring layer, and suppressing the degradation of the output characteristic of the photoelectric conversion element.例文帳に追加

光電変換素子の電解質層または電荷移送層と、透明導電層や金属配線層との直接接触による短絡を回避すると共に、光電変換素子の出力特性の低下をも抑制できる電極基板および光電変換素子を提供する。 - 特許庁

Pattern electrodes 32a-32l forming a plurality of pairs are formed on one surface of a substrate 35 in which electrodes and wiring patterns are formed on both surfaces of a base material 31, and circuit elements 50a-50f corresponding to each of them are joined by solder junction, thereby obtaining a circuit module 30.例文帳に追加

基材３１の両面に、電極及び配線パターンが形成された基板３５の一方の面には、複数の対をなすパターン電極３２ａ〜３２ｌが形成され、それぞれに対応する回路素子５０ａ〜５０ｆを半田接合により接合し、回路モジュール３０を得た。 - 特許庁

To provide a wiring substrate that can excellently form a solder layer on a conductive projection connection pad connected in a flip-chip way and can prevent the generation of an electric short circuit between adjoining conductive projections and the connection pad which adjoin with each other by solder, and its manufacturing method.例文帳に追加

フリップチップ接続される導電突起・接続パッド上に半田層を良好に形成することができ、互いに隣接する導電突起・接続パッドの間に半田による電気的な短絡が発生するのを抑制することができる配線基板およびその製造方法を提供することである。 - 特許庁