「wiring substrate」に関連した英語例文の一覧と使い方(172ページ目) - Weblio英語例文検索

The silicon nitride film 206 is formed under the state, in which gate wirings 204 on a substrate 201 are covered, and the interlayer insulating film 207, consisting of the silicon oxide based material, is formed onto the silicon nitride film 206 in a state, in which irregularities by the gate wiring 204 are embedded.例文帳に追加

基板２０１上のゲート配線２０４を覆う状態で、窒化シリコン膜２０６を形成し、この窒化シリコン膜２０６上にゲート配線２０４による凹凸を埋め込む状態で酸化シリコン系材料からなる層間絶縁膜２０７を形成する。 - 特許庁

The particular α-amino acid prevents elution of the above metal, by adsorbing on the surface of the metal for the wiring, particularly on the surface of the copper-based metal buried in recess parts of a substrate, or by reacting with the above metal, and forms the protective film on the above metal surface.例文帳に追加

このような特定のα−アミノ酸の使用により、基材凹部に埋め込まれた配線用金属表面、特に銅系金属表面に吸着或いは前記金属と反応して、前記金属の溶出を防止し、前記金属表面に保護膜を形成する。 - 特許庁

Namely the pair of the wiring for external connection have a first conductive layer composed of metal alone and metal compound formed on the lower substrate and a second conductive layer composed of a transparent conductive material laminated on the first conductive layer and constitute a two-layered structure.例文帳に追加

即ち一対の外部接続用配線は、下側基板上に形成された金属単体又は金属化合物よりなる第１導電層と、その第１導電層上に積層された透明導電材料よりなる第２導電層とを有し２層構造をなす。 - 特許庁

To enable a metal plating film to be subjected uniformly to CMP processing in an after process by a method, wherein the metal plating film buried in an insulating film to serve as a wiring material is formed uniformly on a semiconductor substrate.例文帳に追加

絶縁膜中に埋め込まれる配線材料となる金属めっき膜を半導体基板上に均一に形成し、後工程のＣＭＰ処理を均一に行うことができる半導体製造装置及びこれを用いた半導体装置の製造方法を提供する。 - 特許庁

This can suppress the occurrence of micro-cracks in the second semiconductor chip 2 due to the impact of a thin metallic wire 7 for connecting the second semiconductor chip 2 to the wiring substrate 20, and the occurrence of defective bonding of the thin metallic wire 7.例文帳に追加

これにより、第２の半導体チップ２を配線基板２０に電気的に接続する金属細線７の衝撃により、第２の半導体チップ２にマイクロクラックが発生したり、金属細線７の接合不良が発生することを抑えることを可能とする。 - 特許庁

In a fundamental frequency corresponding to a data rate of a coded digital signal, two 1/4 wave length lines 5 and 6 that are correspond to 1/4 wave length are arranged on a signal wiring layer that is one of the surface layers of a substrate 8, along a transmission line 3 that transmits a digital signal.例文帳に追加

符号化されたデジタル信号のデータレートに当たる基本周波数において、１／４波長となる２つの１／４波長線路５，６を、デジタル信号を伝送する伝送線路３に沿って基板８の一方の表面層である信号配線層に配置した。 - 特許庁

When a memory module is configured each memory chip is arranged, so that the data I/O pins D0 to D3 are placed so that they are nearest the center line of a module substrate which is parallel to a group of connect pins, thus substantially equalizing the wiring length of each memory chip to that of the connection pin.例文帳に追加

メモリモジュールを構成する場合、各メモリチップを、データ入出力ピンＤ０〜Ｄ３がコネクトピン群と平行なモジュール基板の中心線に最も近くなるように配置する、これにより、各メモリチップとコネクトピンとの配線長が実質的に等しくなる。 - 特許庁

Next, this method of manufacturing the wiring substrate further includes a projecting part formation process of removing the support and the first metal layer, and forming projecting parts 11 composed by including the second metal layer and the third layer, and projecting from the other surface of the insulation layer.例文帳に追加

次に、前記支持体及び前記第１金属層を除去し、前記第２金属層及び前記第３金属層を含んで構成され前記絶縁層の他方の面から突出する突出部１１を形成する突出部形成工程と、を有する。 - 特許庁

In this case, treatment liquid S is injected from spray nozzles 4, and regulating liquid E is sprayed from fore-and-rear regulating liquid spraying units 6 while transferring the printed wiring substrate P by a conveyer 2 in a no contact state with the front surface Q or the rear surface F of a circuit forming surface R.例文帳に追加

そしてプリント配線基板材Ｐを、表面Ｑや裏面Ｆの回路形成面Ｒに無接触状態で、コンベヤ２にて搬送しつつ、スプレーノズル４から処理液Ｓを噴射すると共に、前後の規制液吹出部６から規制液Ｅを吹付ける。 - 特許庁

To provide a method for forming a protective film of dense film quality at a low temperature of ≤200°C on an upper part of a pixel controlling element and a wiring pattern for preventing mixing of impurities into a liquid crystal cell layer when the pixel controlling element is selectively transferred to a liquid crystal display substrate.例文帳に追加

液晶ディスプレイ基板に画素制御素子を選択的に転写するにあたり、液晶セル層への不純物混入を防止するため、画素制御素子及び配線パターンの上部に、緻密な膜質の保護膜を２００℃以下の低温で形成する。 - 特許庁

To solve a problem wherein inspection and adjustment in element capacitance cannot be conducted in each element due to the problem regarding circuit, when passive elements are formed within an actual circuit, and a problem that management items are different in the process when a wiring circuit substrate and passive elements are formed.例文帳に追加

実回路内に受動素子を形成すると回路上の問題で素子単独で検査や素子容量の調整ができない問題、及び配線回路基板と受動素子の形成工程での管理項目が異なる問題を解消することである。 - 特許庁

To solve the problem in a package for an optical semiconductor element that since the wiring conductor and the metal terminal of an insulating substrate are bonded perpendicularly, high frequency signals of 10 GHz or above interfere and increase the reflection loss extremely thus causing significant deterioration of the optical semiconductor element due to the transmission length.例文帳に追加

絶縁基板の配線導体と金属製端子が垂直に接合されていることから、１０ＧＨｚ以上の高周波信号が干渉し反射損失が極めて大きくなり、光半導体素子の伝送距離の長さによる劣化が大きい。 - 特許庁

In a trench formed through dielectric films (6, 8, 10 and 12) laminated on a semiconductor substrate (1), a capacitor composed of a storage electrode (19), a capacitor dielectric film (20), and a plate electrode (21) is formed, and buried wiring layers (9 and 11) are formed below the capacitor.例文帳に追加

半導体基板（１）上に積層された絶縁膜（６、８、１０、１２）に形成されたトレンチ内に、蓄積電極（１９）、キャパシタ絶縁膜（２０）およびプレート電極（２１）からなるキャパシタが形成され、埋込配線層（９、１１）が、キャパシタの下方に形成されている。 - 特許庁

Thanks to such a constitution, even if an external electric wave noise superimposed on the wiring connection substrate 34 occurs, this is absorbed by the feedthrough capacitor 35 and hence the influence of the noise to the sensor control circuit board 33 can be eliminated.例文帳に追加

このような構成により、たとえ配線接続基板３４に重畳した外部の電波ノイズが発生したとしても、この貫通コンデンサ３５により吸収されるため、センサ制御回路基板３３に対して与えるノイズの影響を排除することができる。 - 特許庁

In a semiconductor device in which a metal wiring layer arranged on the main surface of a semiconductor substrate via an interlaminar insulating film is covered with a protective insulating film, the side surface of the interlaminar insulating film is covered with the protective film in the chip end of the semiconductor device.例文帳に追加

半導体基板主面上に層間絶縁膜を介して配置された金属配線層が保護絶縁膜によって被覆されている半導体装置において、半導体装置のチップの端部にて層間絶縁膜の側面を保護絶縁膜によって覆う。 - 特許庁

A bonding pad electrode 20, that is connected to the wiring layer 14 via the connection hole 16a by patterning while depositing a conductive material such as Al alloy, is deposited on the upper surface of the substrate, and a connection layer 20A for connecting the electrode 20 to the electrode 18 are formed.例文帳に追加

基板上面にＡｌ合金等の導電材を堆積してパターニングすることにより接続孔１６ａを介して配線層１４につながるボンディングパッド電極２０と、この電極２０を電極１８に接続する接続層２０Ａとを形成する。 - 特許庁

To connect a waveguide in a state of low loss and low reflection without generating a warp in a wiring board provided with a connection part for transmitting a signal between a signal transmission line formed on the surface of a ceramic dielectric substrate mounted with a high frequency element and the waveguide.例文帳に追加

高周波素子を搭載したセラミック誘電体基板表面に形成された信号伝送線路と導波管との信号の伝送を行う接続部を具備した配線基板において、導波管との接続を低損失、低反射にて反りの発生なく行なう。 - 特許庁

The stress caused by the difference between the coefficients of thermal expansion of a multilayer printed wiring board 10 having a large coefficient of thermal expansion and the IC chip 110 having a small coefficient of thermal expansion can be absorbed by interposing the interposer 70 between the package substrate 10 and IC chip 110.例文帳に追加

インターポーザ７０をパッケージ基板１０とＩＣチップ１１０との間に介在させることで、熱膨張の大きな多層プリント配線板１０と熱膨張の小さなＩＣチップ１１０との間の熱膨張率差による応力を吸収させることができる。 - 特許庁

Then, a prescribed voltage is applied between the input/output terminals connected to the wiring on the array substrate and the input/output terminals supplying at least a video signal excepting these input/output terminals, and a current at the time is measured, and a fault is detected.例文帳に追加

そして、アレイ基板上配線が接続された入出力端子と、これらの入出力端子以外の少なくとも映像信号を供給する入出力端子との間に所定の電圧を印加し、そのときの電流を測定して不良を検出する。 - 特許庁

To provide a ceramic fiber-reinforced polyimide benzoxazole composite, which has a high elastic modulus and practically sufficient mechanical strength and is applicable as a heat-resistant sheet or a molded article improved in durability and insulating property, for example, to a substrate material of a multilayer wiring board.例文帳に追加

高い弾性率と実用上十分な機械的強度を有し、耐久性絶縁性の改善された耐熱シートや成形物として、多層配線板の基板材料などに応用できるセラミック繊維補強ポリイミドベンゾオキサゾール複合体を提供する。 - 特許庁

To provide a process for producing a mutilayer printed wiring board in which a recess above the through hole of an insulating layer to be formed is controlled in a method for forming the insulating layer by filling the through hole with an adhesive film and, at the same time, laminating the surface of a substrate.例文帳に追加

接着フィルムにより、スルーホールの穴埋めと基板表面のラミネートを同時に行うことにより絶縁層を形成する方法において、形成される絶縁層のスルーホール上の凹みを抑制する、多層プリント配線板の製造方法の提供。 - 特許庁

To provide a method for manufacturing a semiconductor device by which the side wall 2a of an oxide film 2 is prevented from being tapered inversely in a wet etching process for removing a natural oxide film in the case of forming contacts between a semiconductor substrate and a metal wiring.例文帳に追加

半導体基板と金属配線とのコンタクトを形成するとき、自然酸化膜を除去するためのウェットエッチング工程にて、酸化膜２の側壁２ａが逆テーパー形状となるのを防ぐことができる半導体装置の製造方法を提供する。 - 特許庁

To provide a non-aqueous electroconductive nano ink composition that can prevent the clacking caused on drying the ink, increase the adhesive strength with a printing substrate, to form clacking and peeling-free electroconductive wiring or film on the polyimide, glass or silicon wafer substrates.例文帳に追加

インクを乾燥する際に発生するクラックを防止し、被印刷体との接着力を増加させてポリイミド、ガラスまたはシリコンウェハ上にクラックや剥離のない導電性配線及びフィルムを製造することができる非水系導電性ナノインク組成物を提供する。 - 特許庁

A process from the deposition of a substrate-protecting layer to the deposition of a gate-writing layer is performed in a state of being isolated from an atmosphere outside a device, and thereafter, the patterning of the gate wiring, the crystallization of the semiconductor layer and the patterning of a gate-insulating film and the semiconductor layer are performed.例文帳に追加

下地保護層堆積工程からゲート配線層堆積工程までを装置外の雰囲気から隔離した状態で連続して行い、その後に、ゲート配線のパターニング、半導体層の結晶化、ゲート絶縁膜、半導体層のパターニングを行う。 - 特許庁

The connector unit 10 comprises a printed wiring board 1 for connector which has a bump 11 provided on a top surface, a clamp base plate 2 where the substrate is screwed to its bottom surface side, and a clamp moving unit 3 which is assembled on the base plate 2 through a hinge shaft 41 and a spring 42.例文帳に追加

コネクタユニット１０は、バンプ１１が上面に設けられたたコネクタ用プリント配線基板１と、該基板が底面側にネジ止めされたクランプ台板２と、この台板２にヒンジ軸４１及びスプリング４２を介して組み付けられるクランプ可動部３とからなる。 - 特許庁

A wiring substrate 4 has a base end electrode layer and a connection electrode layer and bent between a first connection electrode layer 5a connected to the first transparent heat generating layer 3a and a second connection electrode layer 5b connected to the second transparent heat generating layer 3b.例文帳に追加

配線基板４は、基端部電極層と接続部電極層とを有し、第１透明発熱層３ａに接続される第１接続部電極層５ａと第２透明発熱層３ｂに接続される第２接続部電極層５ｂとの間で折り曲げられている。 - 特許庁

The first substrate 28a is provided with: a booster circuit 282 for driving a plurality of fluorescent tubes; and wiring patterns 288 as many as the plurality of fluorescent tubes, which are provided and arranged for branching a high-voltage signal outputted from the booster circuit 282.例文帳に追加

第１基板２８ａは、複数の蛍光管を駆動するための昇圧回路２８２と、昇圧回路２８２から出力される高圧信号を分岐させるために前記複数の蛍光管の本数分並べて配置された配線パターン２８８とを設ける。 - 特許庁

Grid electrodes 12 are molded integrally with a control electrode part 121, a support part 122 and a fixation part 123, a great number of grid electrodes 12 are fixed on a glass substrate 11 with crystalline glass 13, and the fixation part 123 and a wiring conductor 15 are connected by a bonding wire 14.例文帳に追加

グリッド電極１２は、制御電極部１２１、支持部１２２、固定部１２３を一体に成形し、多数のグリッド電極１２を結晶性ガラス１３でガラス基板１１に固定し、固定部１２３と配線導体１５とをボンデイングワイヤー１４で接続してある。 - 特許庁

To prevent deformation of a metal layer due to expansion of a resin-based adhesive during heat cycle test in a wiring board where a conductive pattern is formed by bonding the metal layer onto a base substrate by the resin-based adhesive.例文帳に追加

ベース基材上に樹脂系接着剤によって金属層が接着されることにより導電パターンが形成されてなる配線基板において、熱サイクル試験にかけられた場合に樹脂系接着剤が膨張することによる金属層の変形を防止する。 - 特許庁

To eliminate variation in dimension of a surface-layer wiring caused by shrinkage after firing without providing a layer made of a material different from that of a laminated body, in a manufacturing method for a ceramic laminated substrate formed by laminating and firing a plurality of ceramic layers made of ceramic.例文帳に追加

セラミックよりなるセラミック層を複数積層し焼成してなるセラミック積層基板の製造方法において、積層体とは材料の異なる層を設けることなく、焼成後の収縮による表層配線の寸法ばらつきを無くすことを目的とする。 - 特許庁

The main surface side of a single crystal silicon substrate 10 is flattened by spin coatingn an SOG film on the main surfaee side, and the clearance formed on a silicon nitride film on a diffused resistor wiring 15 is buried by the SOG film to flatten a metallic layer for bonding 17, whereby the generation of clearance with respect to an upper stopper is prevented.例文帳に追加

単結晶シリコン基板１０の主表面側に拡散抵抗配線１５を形成し、シリコン窒化膜１９ａを形成した後に、単結晶シリコン基板１０の主表面側を、ＳＯＧ膜５を回転塗布することにより平坦化する。 - 特許庁

In the multilayered printed wiring board, with which conductor circuits and resin insulating layers are formed successively on a substrate and these conductor circuits are connected via the via hole, each of the resin insulating layers contains P atom containing epoxy resins.例文帳に追加

基板上に導体回路と樹脂絶縁層とが順次形成され、これら導体回路がバイアホールを介して接続された多層プリント配線板であって、上記樹脂絶縁層は、Ｐ原子含有エポキシ樹脂を含むことを特徴とする多層プリント配線板。 - 特許庁

A multilayer wiring structure is formed by laminating multiple layers of interlayer insulating films 15, 17, and 19 using a Low-k film having a porous structure to assure low dielectricity and laser dicing is conducted along a scribe line until the front surface of a semiconductor substrate 11 is exposed.例文帳に追加

低誘電性を確保するために多孔質な構造を有するＬow‐ｋ膜を用いた層間絶縁膜１５,１７,１９を多層に積層して多層配線構造を形成し、スクライブラインに沿ってレーザーダイシングを半導体基板１１表面が露出するまで行う。 - 特許庁

The metal electrode 5 of the flexible printed circuit board 3 is connected with the wiring electrode 4 of the rigid substrate 1 through the adhesive 2 for connecting the electrodes, containing an epoxy resin as a main component, a thermoplastic resin, electroconductive particles 6 and a latent curing agent.例文帳に追加

エポキシ樹脂を主成分とし、熱可塑性樹脂、導電性粒子６、および潜在性硬化剤を含有する電極接続用接着剤２を介して、フレキシブルプリント配線板３の金属電極５と、リジッド基板１の配線電極４が接続されている。 - 特許庁

After forming a contact hole connecting an element in the element substrate and wiring, a tungsten layer is formed, the tungsten layer at a part other than the contact hole is removed and then annealing in a nitrogen and hydrogen atmosphere or annealing in a hydrogen atmosphere is conducted.例文帳に追加

素子基板中の素子と配線とを接続するコンタクトホールを形成後に、タングステン層を形成し、該コンタクトホール以外のタングステン層を除去後、窒素水素雰囲気のアニールもしくは水素雰囲気のアニールを行うことを特徴とするＣＭＯＳイメージセンサ。 - 特許庁

To provide a semiconductor device with high connection reliability which can improve relative position accuracy of an electrode to increase coplanarity of the semiconductor device which forms the back face electrode (external terminal) by bending a flexible wiring substrate, and to provide a manufacturing method thereof.例文帳に追加

フレキシブル配線基板を折り曲げることで裏面電極（外部端子）を形成する半導体装置のコプラナリティを高くして、電極の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

To suppress an effect to the surrounding electron emitting elements in the case of discharge generated in a manufacturing method of an electron source having a plurality of electron emitting elements having a pair of electrodes and a matrix wiring for driving the electron emitting elements on a substrate.例文帳に追加

基板上に、一対の電極を有する電子放出素子を複数個と、該電子放出素子を駆動するためのマトリクス配線とを備えた電子源の製造方法において、放電が生じた場合の、周囲の電子放出素子への影響を抑制する。 - 特許庁

When manufacturing the wiring board or the like, first, potassium ion is made to adsorb by selectively irradiating a laser beam L to a designated region in such a state that a film shape resin substrate 1 consisting of polyimide resin is immersed into KOH water solution as a treating liquid 2.例文帳に追加

配線基板などを製造する際、まず、ポリイミド樹脂からなるフィルム状の樹脂基材１を処理液２としてのＫＯＨ水溶液中に浸漬した状態でその所定領域にレーザ光Ｌを選択的に照射し、カリウムイオンを吸着させる。 - 特許庁

To provide a laminated semiconductor device that can protect a semiconductor element, a wiring substrate or a projection electrode from impact from the outside, stress or thermal stress during or after a step for laminating an upper semiconductor package and prevent the degradation of reliability.例文帳に追加

上側の半導体パッケージを積層する工程途中あるいは工程後の外からの衝撃や、応力、熱ストレスから半導体素子や、配線基板、突起電極を保護することができ、信頼性低下を防ぐことができる積層型半導体装置を提供する。 - 特許庁

To prepare an activating catalyst solution containing no lead, which can electroless plate selectively on a metallized wiring formed on the surface of an insulative substrate, and has the life of solution equal to or more than that of a conventional activating catalyst solution containing lead.例文帳に追加

鉛を含まなくても絶縁基体の表面に形成されたメタライズ配線上に選択的に無電解めっきを施すことができ、かつ従来の鉛を含む活性化触媒液と同等以上の液寿命を有する活性化触媒液を提供することである。 - 特許庁

In an optical waveguide module 1, a light emitting element 4 with a light emitting part 411 and a light emitting element 5 with a receiver 511 are respectively connected to an optical waveguide substrate 2 having a core part 21 for transmitting light L with wiring boards 3a and 3b interposed therebetween.例文帳に追加

光導波路モジュール１は、発光部４１１を備える発光素子４および受光部５１１を備える受光素子５が、光Ｌを伝送するコア部２１を備える光導波路基板２に配線基板３ａ、３ｂを介して、それぞれ、接続されている。 - 特許庁

The method includes a first process for forming the first electrode terminal 13 on the second wiring board 50 so that the first electrode terminal 13 is expanded from the tip of the terminal to the direction of a substrate body, and a second process for allowing the tip of the first electrode terminal 13 to sink into the salient electrode.例文帳に追加

第１電極端子１３を、端子先端から基板本体方向に向かって広がるように、第２配線基板５０上に形成する第１工程と、第１電極端子１３の先端部分を突起電極にめり込ませる第２工程とを含む。 - 特許庁

The semiconductor device is formed by forming an I/O buffer circuit pattern 2 on a semiconductor substrate 4, forming a through hole 10 for connecting the I/O buffer circuit pattern and the pad to an interlayer insulating film, and forming a first layer pad 8 of a double structure of an n-th metal wiring layer.例文帳に追加

半導体基板４上にＩ／Ｏバッファ回路パターン２を形成し、層間絶縁膜にＩ／Ｏバッファ回路パターンとパッドを接続するためのスルーホール１０を形成し、第ｎ番目の金属配線層にて２重構造の１重目のパッド８を形成する。 - 特許庁

The second substrate 4 is provided with a plurality of scanning lines 20 and reference signal lines 21, auxiliary wiring 28 in which a data signal identical to that of any of a plurality of the data electrodes 8 can be inputted, a plurality of first connection pads 24 and a plurality of second connection pads 26.例文帳に追加

第２基板４は、複数の走査線２０および基準信号線２１と、複数のデータ電極８のいずれかと同じデータ信号が入力され得る予備配線２８と、複数の第１接続パッド２４と、複数の第２接続パッド２６とを有する。 - 特許庁

In the wiring substrate 20J including electrode pads 4a and 6a exposed from an interlayer insulating layer 14, the electrode pads 4a and 6a are exposed on the surface same with the surface of the interlayer insulating layer 14, and materials of the exposed surface are different for every electrode pad 4a and electrode pad 6a.例文帳に追加

層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｊであって、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面と同一面で露出し、電極パッド毎に露出面の材質が異なっている。 - 特許庁