「wiring substrate」に関連した英語例文の一覧と使い方(178ページ目) - Weblio英語例文検索

To provide a method for forming a multilayer wiring and an electronic device by which no special step is conducted to flat a substrate by forming an interlayer insulating film through liquid-phase film formation, and a step can be simplified by such elimination of a separate step to form a contact hole in the interlayer insulating film.例文帳に追加

液相成膜で層間絶縁膜を形成することで、特殊な工程を用いずに基板の平坦化が可能となり、層間絶縁膜にコンタクトホールを形成する工程が別途不要なので、工程の簡素化が実現できる多層配線の形成方法および電子デバイスを提供すること。 - 特許庁

For example, the substrate component 11 to which a semiconductor chip 12 is to be bonded has such a structure that a thin-film pattern which is made of a copper foil or other metal material and will become circuit wiring is formed on one face or both faces of a film formed of a polymeric material such as a glass epoxy material or a polyimide material.例文帳に追加

たとえば、半導体チップ１２が接着される基板部品１１は、ガラス・エポキシ材もしくポリイミド材などの高分子材料からなるフィルムの片面もしくは両面に、銅箔もしくはその他の金属材料により回路配線となる薄膜パターンが形成されている。 - 特許庁

A second insulating film 57 having a low coverage rate is deposited on the full surface of a semiconductor substrate 51 including the upper sides of a plug 55, a first wiring pattern 53a and a dummy pattern 53b, and then a third insulating film 58 having a high coverage rate is deposited on the full surface of a second insulating film 57.例文帳に追加

半導体基板５１の上にプラグ５５、第１の配線パターン５３ａ及びダミーパターン５３ｂの上側を含む全面にわたって、被覆率が低い第２の絶縁膜５７を堆積し、続いて、被覆率が高い第３の絶縁膜５８を第２の絶縁膜５７上に全面に堆積する。 - 特許庁

On the projection area 33 of the substrate 31, an IC chip 76 is mounted and the wiring electrode 40 is electrically connected to the IC chip 76 where it is not covered with the anode oxide film 44 and covered with a mold 72 made of a dampproof insulating material together with the IC chip 76.例文帳に追加

基板３１の張り出し領域３３上には、ＩＣチップ７６が実装され、配線電極４０は、陽極酸化膜４４で覆われてない部分が、ＩＣチップ７６に電気的に接続されており、ＩＣチップ７６とともに防湿絶縁材料からなるモールド７２で覆われている。 - 特許庁

In a substrate polishing method, a polishing rate R_S when a convex 4 in an interlayer insulating film 3 is polished is calculated by showing the rate in a relation of a polishing rate R when a flat face is polished after the convex 4 is removed, the pattern density D of metal wiring 2 and a correction factor K.例文帳に追加

本発明の基板研磨方法では、層間絶縁膜３における凸部４を研磨するときの研磨レートＲ_Sを、凸部４を除去した後に平坦な面を研磨するときの研磨レートＲと、金属配線２のパターン密度Ｄと、補正係数Ｋとの関数で示すことにより算出する。 - 特許庁

Consequently, symmetry in the arrangement of an area joining the bump 1a, 1b and electrodes 4a, 4b of a substrate 2 is ensured so that variations in pressing the load of each of the electrodes are reduced to the utmost, thus preventing the mounting failure such as the electrically conductive fault, the wiring separation or the like from occurring.例文帳に追加

これによりバンプ１ａ、１ｂと基板２の電極４ａ、４ｂとの接合面積配置の対称性を確保することにより、各電極毎の押圧荷重のばら付きを極力小さくして、導通不良や剥離などの実装不具合を防止することができる。 - 特許庁

The organic light emitting elements 10R, 10G, 10B are, for example, composed of an auxiliary wiring layer 11b, a first electrode 13 as a positive electrode, an inter-pixel insulation film 15, an organic layer 16 including a light emitting layer, and a second electrode 20 as a negative electrode arranged in this order on a substrate 10a.例文帳に追加

有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、例えば、基板１０ａ上に、補助配線層１１ｂ、陽極としての第１電極１３、画素間絶縁膜１５、発光層を含む有機層１６、および陰極としての第２電極２０をこの順に形成してなる。 - 特許庁

The high conductivity printed wiring board 1, having a hollow conductor structure, at least includes a copper foil pattern 4 that is patterned on the outer surface of an insulating substrate 2, a conductor coat 9 which covers the copper foil pattern 4, and a foam hollow layer 7 formed between the copper foil pattern 4 and the conductor coat 9.例文帳に追加

この高伝導化プリント基板１は、中空導体構造よりなり、絶縁基材２の外表面にパターニングされた銅箔パターン４と、銅箔パターン４を被覆する導体被膜９と、銅箔パターン４と導体被膜９間に形成された発泡中空層７とを、少なくとも有している。 - 特許庁

The bent site 10A of the flexible wiring substrate 10 is formed by bending by a method wherein a heat shrinking layer 16 consisting of a thermocuring resin material formed by laminating at the site 10A of bending and having heat shrinkable property is processed by heating, under a state that the heat shrinkable layer 16 is positioned at the inside of the bent part.例文帳に追加

可撓配線基板１０の折り曲げ部位１０Ａを、当該折り曲げ部位１０Ａに積層形成された熱収縮性を有する熱硬化性の樹脂材からなる熱収縮層１６を加熱処理して熱収縮層１６が内側に位置するようにして折り曲げ形成する。 - 特許庁

The active element housing module has a substrate 42, an active element 43, and a plurality of front and back conductive vias as well as having wiring 46 connecting the front and back conductive vias and the active element, and the front and back conductive vias are joined to the sensor housing module's front and back conductive vias.例文帳に追加

能動素子内蔵モジュールは、基板４２と能動素子４３と基板を貫通する複数の表裏導通ビア４５を有するとともに、表裏導通ビアと能動素子を接続する配線４６を有し、表裏導通ビアが上記センサー内蔵モジュールの表裏導通ビアに接合したものとする。 - 特許庁

The base substrate 10 for the folded wiring board is divided into two blocks of a driving circuit mounted on which the driving circuit 11A and many wires are mounted, and a sire mounted part 12 on which a wire 12A is mounted across a folding part 15 where no wire is formed.例文帳に追加

折り曲げ型配線基板用ベース基板１０は、配線が形成されない折り曲げ部１５を境に、駆動用回路１１Ａと多数の配線とを搭載した駆動用回路搭載部１１と、配線１２Ａを搭載した配線搭載部１２の２つのブロックに分割されている。 - 特許庁

To provide a semiconductor package for simplifying manufacture of the semiconductor package, for reducing a manufacturing cost, and for facilitating wiring of the package, and a manufacturing method thereof; the semiconductor package of which resin substrate is attached to a heat sink, using the heat sink (herein after referred to as HS) as an earth layer or a supply power layer.例文帳に追加

樹脂基板にヒートシンクを付けた半導体パッケージで、ヒートシンク（以下、ＨＳ）を接地層或いは電源層として使用する半導体パッケージの製造を簡素化し、製造コストを低減させ、パッケージの配線を容易にする半導体パッケージ及びその製造方法の提供。 - 特許庁

This has a constitution that a groove part DIT is installed at a prescribed region of protective insulation film 13 and the flattening film 14 on an insulating substrate 11 in which transistors Tr 11 to 13, a capacitor Cs, and a various kinds of wiring layers to constitute a pixel circuit DC have been covered and formed.例文帳に追加

画素回路ＤＣを構成するトランジスタＴｒ１１〜１３やキャパシタＣｓ、各種配線層が形成された絶縁性基板１１上に、被覆形成された保護絶縁膜１３及び平坦化膜１４の所定領域に、溝部ＤＩＴを設けた構成を有している。 - 特許庁

This display panel is constituted by laminating a transparent electrode layer 2 consisting of ITO of a uniform thickness and including PICT display parts 2a and 2b, wiring parts 2c and 2d and external juncture 2i, an organic EL layer 3 and a cathode electrode 4a consisting of metallic material, such as Al, on a substrate 1.例文帳に追加

基板１上に、厚さが一様のＩＴＯからなり、ピクト表示部２ａ、２ｂ、配線部２ｃ、２ｄ及び外部接続部２ｉを含む透明電極層２と、有機ＥＬ層３と、Ａｌなどの金属材料からなるカソード電極４ａとが積層されて形成されている。 - 特許庁

The wiring substrate includes an insulating base material 2, a bonding layer 3 formed on the surface of the insulating base material, a conductor wire 4 formed on the surface of the bonding layer, and a bump electrode 5 formed extending in a region on the bonding layers in both sides of the conductor wire crossing the longitudinal direction of the conductor wire.例文帳に追加

絶縁性基材２と、絶縁性基材の表面に形成された接着層３と、接着層の表面に形成された導体配線４と、導体配線の長手方向を横切って導体配線の両側の接着層上の領域に亘り形成された突起電極５とを備える。 - 特許庁

To provide a prepreg which inhibits the increase in voids in a substrate, the melt viscosity rise in the prepreg and the bad influence on a copper foil while improving such lowering of a thermal expansion coefficient and such elevating of an elastic modulus under the environment of high temperatures as required for a printed wiring board and which is excellent in the productivity of laminated plates.例文帳に追加

プリント配線基板に必要とされる低熱膨張率化、及び高温環境下での高弾性率化を、改善しつつ、基板中のボイドの増加、プリプレグの溶融粘度上昇、及び銅箔への悪影響、を抑制した、積層板生産性にも優れたプリプレグを提供する。 - 特許庁

In the bottom surface of a bottom plate 51 for a bobbin 50, a dummy pin 63 shorter than a terminal pin 62 is planted into a pin hole 60 with no terminal pin 62 planted thereinto whereby the miniaturization of profile of an inductor L1 is compatible with the improvement of mounting property of the inductor L1 onto the wiring substrate 21.例文帳に追加

ボビン５０の底板５１の底面において、端子ピン６２が植設されていないピン穴６０に、端子ピン６２よりも短尺なダミーピン６３を植設することにより、インダクタＬ１の外形の小型化と配線基板２１上への装着性の向上とを両立する。 - 特許庁

To avoid a deficiency in bonding force during mounting with respect to a semiconductor device such that the top surface of an upper-layer insulator film on a high-frequency integrated circuit provided at a top-surface center of a silicon substrate is defined as a wiring formation inhibition region for avoiding crosstalk with the high-frequency integrated circuit.例文帳に追加

シリコン基板の上面中央部に設けられた高周波集積回路上の上層絶縁膜の上面を高周波集積回路とのクロストークを避けるための配線形成禁止領域とした半導体装置において、実装時の接合力が不足しないようにする。 - 特許庁

To provide a low dielectric constant resin composition excellent in pattern precision and adhesion to a substrate, developable with water or a dilute alkali solution and suitable for use in the formation of a soldering resist, an interlayer dielectric or the like for a printed wiring board and an IC package and to provide a sensitive film using the resin composition.例文帳に追加

パターン精度、基板との密着性に優れ、水又は希アルカリ溶液で現像ができ、プリント配線基板やＩＣパッケージ用のソルダーレジストや層間絶縁層等の形成に適する低誘電率樹脂組成物及びこれを用いた感光性フイルムを提供する。 - 特許庁

A connector 23 for connecting cables for supplying power to a digital circuit unit 30 is provided near the center of a control substrate 12, and respective electronic components (IC27) are provided around the connector 23 whereby the pattern area of a wiring pattern 32 of a power supply line for each electronic component is reduced.例文帳に追加

デジタル回路部３０への電源供給を行うためのケーブルが接続されるコネクタ２３を制御基板１２の中央付近に設け、当該コネクタ２３の周辺に各電子部品（ＩＣ２７）を設けることにより、各電子部品への電源ラインの配線パターン３２のパターン面積を削減する。 - 特許庁

This equipment covers a group of general I/O connections, arranged in the periphery that uses wiring type connections between a chip and other circuit of a substrate on which the chip is mounted, and uses a group of C4 type I/O connections arranged inside, in relation to an IC chip located above.例文帳に追加

チップとチップが実装された基板の他の回路との間に配線タイプの接続を使用する周囲に配置された一般的なＩ／Ｏ接続の組を覆ってかつ上方にある集積回路チップに対して、内側に配置されたＣ４タイプのＩ／Ｏ接続の組を使用する装置。 - 特許庁

In the wiring section 300, the prescribed number of conductors have a prescribed length along a direction intersecting with a direction in which the data line 22 is tapped out when the substrate 210 is pressure welded to a tap section 24 of the data line 22, and are disposed at a prescribed spacing in the direction in which the data line 22 is tapped out.例文帳に追加

配線部３００は、データ線２２の引出部２４に対して基板２１０を圧接した際にデータ線２２の引き出し方向に交差する方向に所定長さを有し、かつ、データ線２２の引き出し方向に所定間隔を有して所定本数設けられている。 - 特許庁

The suction part VN1 chucks and fixes the central part of the semiconductor ship CH under vacuum and the suction are VA transfers the semiconductor devices 1, while chucking and fixing the proximity of the outer periphery of the four sides of a tape carrier substrate 2 and mounts them on a printed wiring board P.例文帳に追加

吸着部ＶＮ１は、半導体チップＣＨの中央部を真空引きして吸着固定し、吸着領域ＶＡはテープキャリア基板２における４辺の外周部近傍を真空引きして吸着固定しながら半導体装置１を搬送し、プリント配線基板Ｐに実装する。 - 特許庁

In forming R, G, B color filters or resin of a light shielding layer on a glass substrate, the reliability of the product is improved by covering regions other than wire leads in wiring regions and in wire lead bonding regions so as to prevent the metal wires from being exposed and to improve insulation among wire leads.例文帳に追加

Ｒ，Ｇ，Ｂのカラーフィルター又は遮光層樹脂をガラス基板に形成するときは、配線領域及びリード線結合領域におけるリード線以外の領域を被覆し、金属配線の露出を防止し、リード線同士の絶縁性を改善することにより、製品の信頼性を向上する。 - 特許庁

The projection electrode 30 is formed in the wiring substrate 20 side, and is constituted of a first connection part 30A closing an opening 24a for opening the connection land 22, and a second connection part 30B formed on an insulating layer 24 with a larger diameter than the first connection part 30A.例文帳に追加

この突起電極３０は、配線基板２０側に形成され、接続ランド２２を開口させる開口部２４ａを閉塞する第１接続部３０Ａと、この第１接続部３０Ａよりも径大に絶縁層２４上に形成された第２接続部３０Ｂとで構成する。 - 特許庁

The semiconductor device 1 is provided with: an IC chip 50 wherein a plurality of electrode pads 55a-55h are formed on two sides opposite to each other on its one main surface like a nearly square shape; and a multilayer wiring substrate 10 wherein IC connection terminals 35a-35h corresponding to the electrode pads are formed.例文帳に追加

半導体装置１は、略矩形状の一主面の対向する二辺に複数の電極パッド５５ａ〜５５ｈが形成されたＩＣチップ５０と、前記電極パッドと対応するＩＣ接続端子３５ａ〜３５ｈが形成された多層配線基板１０とを有している。 - 特許庁

Between the optical connector part 10 and the electrical connector part 20, there is arranged an electrically conductive planar member 30, in which a grounding terminal 32 is formed protruding outside the connector housing 2 and connectable to a grounding wiring pattern on the mounting substrate.例文帳に追加

光コネクタ部１０と電気コネクタ部２０との間に導電性板状部材３０が配設されると共に、その導電性板状部材３０に、コネクタハウジング２の外部に延出して実装基板に形成されたアース用の配線パターンに接続可能なアース端子部３２が形成される。 - 特許庁

To provide a wiring substrate that allows planarization of the surface/rear-face of a ceramic layer of the outermost layer, where the end face of a via conductor is exposed, even if the via conductor continuously penetrates through a plurality of ceramic layers while allowing highly-accurate mounting or the like of each electronic component on the surface/rear-face, and its manufacturing method.例文帳に追加

複数のセラミック層をビア導体が連続して貫通しても、該ビア導体の端面が露出する最外層のセラミック層の表・裏面を平坦にでき、該表・裏面に電子部品を精度良く実装などできる配線基板およびその製造方法を提供する - 特許庁

The drain of a transistor for protection used for separate applications is provided at a drain region at the lower side of a contact hole, thus eradicating characteristic failure, such as a decrease in the withstand voltage between metal wiring and a semiconductor substrate, the occurrence of a leak current, or an increase in the leak current at high temperature.例文帳に追加

別用途で使用されていた保護用トランジスタのドレインをコンタクトホール下側のドレイン領域に設け、メタル配線と半導体基板との間での耐圧低下やリーク電流発生または高温時のリーク電流増大等の特性不良を撲滅するものである。 - 特許庁

The wiring grooves having depths of ≤300 nm are formed on the insulating layer 11 composed of, for example, a silicon oxide film and formed on a substrate 10, and tantalum nitrides (TaN) are deposited in the groove as lower-layer conductors 12 which become barrier metals in a thin-film state by using the sputtering method or CVD method.例文帳に追加

基板１０上に、形成された例えばシリコン酸化膜からなる絶縁層１１に深さ３００ｎｍ以下の配線用の溝を形成し、バリアメタルとなる下層導電体１２として例えばタンタルナイトライド（ＴａＮ）をスパッタリング法またはＣＶＤ法を利用して薄膜状態で堆積する。 - 特許庁

When printing the conductive layer 31 of an anode A, the conductive layer 32 of wiring, an insulating layer 4, and a phosphor layer 51 on the back substrate 11 of a fluorescent display tube by using a screen, the conductive layers 331, 332 of an alignment mark M are also simultaneously printed in a printing process for the conductive layers 31, 32.例文帳に追加

蛍光表示管の背面基板１１に、スクリーンを用いて、アノードＡの導電層３１、配線の導電層３２、絶縁層４、蛍光体層５１を印刷する場合、導電層３１，３２の印刷工程において、位置合せマークＭの導電層３３１，３３２も同時に印刷する。 - 特許庁

For a wiring circuit formed in an outer layer or an inner layer of the multilayer ceramic substrate, there is used metal foil containing a glass particle or a ceramic particle of 1.0 to 55.0vol% of which the tensile strength is 0.5×10^8 to 8.0×10^8Pa and a mean diameter (D50) is 10μm or less.例文帳に追加

多層セラミック基板の外層または内層に形成される配線回路層に、抗張力が０．５×１０^８〜８．０×１０^８Ｐａであって、平均径（Ｄ５０）が１０μｍ以下のガラス粒子またはセラミック粒子が１．０〜５５．０ｖｏｌ％含有されている金属箔を使用する。 - 特許庁

A transparent wiring member 3 in which an electrostatic transparent electrode 5 is arranged at a position where it is coincident with an indicator 2 in a flat surface direction; and a control substrate 4 in which LED 6, i.e., a light source is arranged on back sides of the respective transparent electrodes 5 are installed at the inside of a case 1 arranged with the indicator 2 on an upper surface.例文帳に追加

上表面にインジケータ２を配したケース１の内部に、インジケータ２と平面方向に一致する箇所に静電容量式の透明電極５を配置した透明配線部材３と、各透明電極５の裏側に光源であるＬＥＤ６を配した制御基板４を設置する。 - 特許庁

To provide a semiconductor substrate-processing apparatus which can reduce the initial and running costs of the apparatus, requires a small installation space, can form a circuit wiring with copper or a copper alloy in a short processing time and prevents a copper film from remaining at an edge/bevel, which causes cross-contamination.例文帳に追加

装置のイニシャルコスト、ランニングコストを低くでき、広い設置スペースを必要とせず、短い処理時間で銅又は銅合金による回路配線を形成でき、且つクロスコンタミネーションの原因となるエッジ・ベベル部に銅膜が残ることのない半導体基板処理装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor package, a semiconductor chip mounted substrate, and a wiring board (mother board) of high reliability comprising fine wirings, by improving adhesion (peeling strength) between an insulating layer and a metal layer, to assure reliability in insulation between wirings formed later.例文帳に追加

絶縁層と金属層の接着性（ピール強度）を向上させ、後に形成される配線間の絶縁信頼性も確保し、これによって、微細な配線を有する信頼性の高い配線基板（マザーボード）と半導体チップ搭載基板と半導体パッケージの製造方法を提供する。 - 特許庁

To provide a remover composition for a photoresist suitable for use particularly in the production of a liquid crystal panel device and excellent in property of preventing the corrosion of a substrate with metallic wiring and an inorganic material layer as well as in ability to remove a photoresist film and a degenerated film and a method for removing a photoresist using the removing solution composition.例文帳に追加

特に液晶パネル素子の製造に好適に使用される、ホトレジスト膜、変質膜の剥離性に優れるとともに、金属配線、無機材料層の両者を形成した基板の防食性に優れるホトレジスト用剥離液組成物、およびこれを用いたホトレジスト剥離方法を提供する。 - 特許庁

To provide a transmission line of a waveguide type configured on a dielectric substrate that has a productivity improvement effect and an integration effect by integration of a wiring board and improves the transmission characteristic and to provide an integrated circuit provided with the transmission line and a radar system.例文帳に追加

誘電体基板に導波管型の伝送線路を構成することによる、生産性の向上効果および配線基板との一体化による集積効果を備え、且つ伝送特性の向上を図った伝送線路、それを備えた集積回路およびレーダ装置を提供する。 - 特許庁

An annular seal ring contact 26 made of the same material as a first plating resist film 23 for forming wiring 8 is formed inside a connection terminal 7a, for plating on the upper surface of a substrate metal layer 7 formed on the entire surface of a semiconductor wafer 21.例文帳に追加

半導体ウエハ２１上の全面に形成された下地金属層７の上面においてメッキ用接続端子部７ａの内側には、配線８形成用の第１のメッキレジスト膜２３と同一の材料からなるリング状のシールリング接触部２６が形成されている。 - 特許庁

An inorganic insulating film 104 is formed on a first wiring layer 102 on a semiconductor substrate 100, a first resist pattern having an opening is formed on the inorganic insulating film, the inorganic insulating film is etched to form a via hole 106 therein, and the first resist pattern is removed.例文帳に追加

半導体基板１００上の第１配線層１０２上に無機系絶縁膜１０４を形成し、無機系絶縁膜上に開口部を有する第１レジストパターンを形成し、無機系絶縁膜をエッチングして無機系絶縁膜にビアホール１０６を形成し、第１レジストパターンを除去する。 - 特許庁

The method has a step of sticking and forming a base metal layer 14 um on the processing jig 25 (base layer forming step), a step of stacking a substrate insulating resin layer 14a and a first conductor layer 14b and the like as the printed wiring board materials MAT (material stacking step), and a step of applying processing treatment (processing treatment step).例文帳に追加

加工用治具体２５に下地金属層１４ｕｍを貼り付けて形成した（下地層形成工程）後、プリント配線板材料ＭＡＴとしての基板絶縁樹脂層１４ａおよび第１導体層１４ｂなどを積層（材料積層工程）し、加工処理を施す（加工処理工程）。 - 特許庁

Therefore, each light-emitting diode and each phototransistor are connected in a wiring pattern on the substrate 60, thus dispensing with guiding for the lead wire of each light-emitting diode and guiding for each phototransistor, preventing wirings from becoming complicated, and reducing contact failure, or the like.例文帳に追加

従って、各発光ダイオード及び各フォトトランジスタを基板６０上の配線パターンで結線することになり、各発光ダイオードのリード線及び各フォトトランジスタのリード線を引き回す必要がなく、配線が複雑化することはなく、接点不良等を減少させることができる。 - 特許庁

In a wiring process of a semiconductor element comprising a low dielectricity interlayer insulating film, a substrate is cleaned in amine such as alkylamine, alkylene amine, cyclic amine, amine containing hydrokil group, amine containing nitril, and N-alkinated amine, and then, it is subjected to a resist peeling process.例文帳に追加

低誘電率層間絶縁膜を有する半導体素子の配線工程において、アルキルアミン類、アルキレンアミン類、環状アミン類、水酸基含有アミン類、ニトリル含有アミン類、及びこれらのアミンのＮ−アルキル化体等のアミンで基板を洗浄した後、レジスト剥離処理を行う。 - 特許庁

To provide a manufacturing method for a semiconductor device which can make etching without giving a local damage to a base film, when patterning is made by using multilayer resist as a mask on a semiconductor substrate having a surface step and machining for a gate electrode, a fine wiring and so on are made.例文帳に追加

表面段差を有する半導体基板上において、多層レジストをマスクとしてパターニングを行い、ゲート電極や微細配線等を加工する際に、下地膜に局所的な損傷を与えずに、エッチングを行うことができる半導体装置の製造方法を提供する。 - 特許庁

A semiconductor chip 1 and a wiring substrate 2 are secured on the heat spreader 3 with a fastening method such as thermo compression bonding, and the recess is eliminated by an adhesive layer 12 formed on the main surface of the heat spreader 3, and all these components including the semiconductor chip 1 and the thin metal wire 4 are encapsulated with the encapsulating resin 5.例文帳に追加

ヒートスプレッダー３の主表面に形成した接着層１２により、半導体チップ１と配線基板２をヒートスプレッダー３に熱圧着などの方法で固定して引っ込み部を無くし、半導体チップ１と金属細線４を含めて封止樹脂５で封止した。 - 特許庁

To provide a cover glass for mobile devices reducing an area of a hiding area observed from the outside, improving the aesthetic appearance of the mobile device and securing an area for wiring for a transparent electrode for a touch panel, and to provide a manufacturing method for the cover glass, and a glass substrate for the cover glass of the mobile device.例文帳に追加

外部から観察される隠蔽領域の面積を削減し、携帯機器の美観を向上し、しかも上記タッチパネル用の透明電極用の配線する面積を確保しうる携帯機器用カバーガラスおよびその製造方法、および携帯機器のカバーガラス用ガラス基板を提供する。 - 特許庁