「wiring substrate」に関連した英語例文の一覧と使い方(180ページ目) - Weblio英語例文検索

To provide a resist stripper which can rapidly and easily strip a photoresist membrane applied on a substrate, a photoresist layer remaining after etching of the photoresist membrane applied on the substrate or the photoresist residues etc., remaining by performing ashing after etching of the photoresist film at a low temperature, permits microfabrication of various kinds of the materials and permits manufacturing of circuit wiring of high accuracy.例文帳に追加

基板上に塗布されたフォトレジスト膜、または基板上に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を低温でかつ短時間で容易に剥離でき、その際種々の材料を全く腐食せずに微細加工が可能であり、高精度の回路配線を製造できるフォトレジスト剥離剤を提供すること。 - 特許庁

The semiconductor device with a bonding pad 130 on a semiconductor substrate 10 includes an upper Cu layer 100 formed on a lower surface of the bonding pad 130 via a barrier metal and having a larger Cu area ratio than a layer on which circuit wiring is formed, and a lower Cu layer 200 electrically insulated from the upper Cu layer 100 and formed on the side of the semiconductor substrate 10 from the upper Cu layer 100.例文帳に追加

半導体基板１０上にボンディングパッド１３０を有する半導体装置であって、ボンディングパッド１３０の下面にバリアメタルを介して形成され、回路配線が形成される層よりもＣｕ面積率が大きな上部Ｃｕ層１００と、上部Ｃｕ層１００と電気的に絶縁され、上部Ｃｕ層１００よりも半導体基板１０側に形成された下部Ｃｕ層２００とを有する。 - 特許庁

A semiconductor device includes: a semiconductor substrate 10 having an electrode 14 electrically connected to an integrated circuit 12; a first resin layer 18 formed on a surface where the electrode 14 of the semiconductor substrate 10 is formed; wiring 20 that is electrically connected to the electrode 14 and is formed on the first resin layer 18; a metal layer 22 formed on the first resin layer 18; and a second resin layer 24.例文帳に追加

半導体装置は、集積回路１２に電気的に接続された電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された第１の樹脂層１８と、電極１４に電気的に接続されて第１の樹脂層１８上に形成された配線２０と、第１の樹脂層１８上に形成された金属層２２と、第２の樹脂層２４と、を有する。 - 特許庁

The compound semiconductor device includes at least: the substrate 101 formed of InP; a silicon nitride layer 102 formed on the substrate 101; a silicon oxide layer 103 formed on the silicon nitride layer 102: the resistor layer 104 composed of WSiN and formed on the silicon oxide layer 103; and pieces of wiring 105 and 106 formed on the silicon oxide layer 103 and connected to the resistor layer 104.例文帳に追加

ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。 - 特許庁

The semiconductor substrate includes: device regions which each come into contact with at least one of the plurality of groove portions and in which semiconductor devices are formed; a surface insulating layer formed to cover the device regions and constituting a surface layer of the semiconductor substrate; and wiring electrodes connected to the semiconductor devices and formed in a protruding shape rising above a surface of the surface insulating layer.例文帳に追加

半導体基板は、複数の溝部のいずれか少なくとも１つに接し、かつ半導体装置が形成されているデバイス領域と、そのデバイス領域を覆うように形成され、半導体基板の表層を構成している表面絶縁層と、半導体装置に接続され、かつ表面絶縁層の表面よりも上に浮かび上がった凸状に形成されている配線電極とを有している。 - 特許庁

A printed circuit board according to the present invention includes: a metal substrate 10; an anodic oxide layer 20 formed by anodizing the metal substrate 10; circuit layers 30, 31 formed on the anodic oxide layer 20; and a first sol-gel layer 50 formed by applying a photocatalytic material between circuit wiring of the circuit layers 30, 31, in which photocatalytic material is exposed, and then curing the applied photocatalytic material.例文帳に追加

本発明のプリント基板は、金属基板１０と、金属基板１０を陽極酸化処理して形成される陽極酸化層２０と、陽極酸化層２０に形成される回路層３０、３１と、陽極酸化層２０を露出させる、回路層３０、３１の回路配線の間に光触媒剤でコーティング処理した後、コーティング処理された光触媒剤を硬化させて形成される第１ゾルゲル層５０とを含む。 - 特許庁

The device apparatus includes: an MEMS device, a piezoelectric device or a surface acoustic wave device arranged on a substrate; a sealing member which secures a space for accommodating the above devices arranged on the substrate; a penetrating conductor which penetrates the sealing member; and a wiring conductors which are connected to the penetrating conductor and the devices through a space between the penetrating conductor and the devices.例文帳に追加

基板上に配置されたＭＥＭＳデバイスまたは圧電デバイスまたは弾性表面波デバイスと、前記基板上に配置され、前記デバイスを収容する空間を確保する封止材料と、前記封止材料を貫通する貫通導体と、前記基板上に配置され、前記基板と前記封止材料との間を通して前記貫通導体と前記デバイスとに接続される配線導体と、を有するデバイス装置である。 - 特許庁

The image sensor includes: a semiconductor substrate 10 including pixels; an interlayer insulating film 11 formed on the semiconductor substrate 10 and including a metal wiring; a color filter layer 30 and a planarizing layer 40 formed on the interlayer insulating film 11; and seed microlenses formed on the planarizing layer 40, wherein the seed microlenses are formed so as to be separated from or to contact with an adjacent seed microlens.例文帳に追加

イメージセンサは、画素を含む半導体基板１０と、該半導体基板１０上に形成されて金属配線を含む層間絶縁膜１１と、該層間絶縁膜１１上に形成されたカラーフィルタ層３０及び平坦化層４０と、該平坦化層４０上に形成されたシードマイクロレンズを含んで、前記シードマイクロレンズは隣合うシードマイクロレンズと離隔または接するように形成されることを含む。 - 特許庁

The semiconductor device includes: an MOS transistor whose drain region is an impurity diffusion region formed in the first region of the SOI substrate with an active layer insulated and separated from a support substrate by a buried oxide film and separated into a plurality of regions including the first and the second regions by a field oxide film having a thickness reaching the buried oxide film; and a first wiring layer.例文帳に追加

半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第１および第２の領域を含む複数の領域に分離された活性層を有するＳＯＩ基板の、第１の領域に形成された不純物拡散領域をドレイン領域とするＭＯＳトランジスタと、第１の配線層とを有する。 - 特許庁

To provide a removing agent for photoresist with which a photoresist film applied on a substrate, a photoresist layer remaining after etching the photoresist film applied on a substrate, or a photoresist residue remaining after etching and ashing the photoresist layer can be easily removed at a low temperature in a short time while various kinds of materials can be microprocessed without corroding at all, and a circuit wiring pattern with high accuracy can be manufactured.例文帳に追加

基板上に塗布されたフォトレジスト膜、または基板上に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を低温でかつ短時間で容易に剥離でき、その際種々の材料を全く腐食せずに微細加工が可能であり、高精度の回路配線を製造できるフォトレジスト剥離剤を提供すること。 - 特許庁

To provide a photoresist release liquid composition for easily releasing a photoresist film applied on a substrate, a photoresist layer remaining after etching the photoresist film applied to the substrate, a photoresist residue remaining after ashing subsequent to the etching of the photoresist layer or the like in a short period of time, not corroding various materials, in particular scarcely corroding silicon and manufacturing highly accurate circuit wiring.例文帳に追加

基板上に塗布されたフォトレジスト膜、または基板に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を短時間で容易に剥離でき、その際種々の材料を腐食せず、特にシリコンを腐蝕しにくい高精度の回路配線を製造できるフォトレジスト剥離液組成物を提供することである。 - 特許庁

A second semiconductor chip is mounted on with the underside thereof being joined to the main surface of a first semiconductor chip, the first semiconductor chip is mounted on with the underside thereof being joined to a substrate, a protecting film is formed on the whole surface of the first semiconductor chip except a bonding electrode part, and the first and the second semiconductor chips and wiring means of the substrate are connected by wire bonding.例文帳に追加

第１半導体チップの主面に裏面が接合するように第２半導体チップを搭載し、上記第１半導体チップをその裏面が接合するように基板に搭載し、上記第１半導体チップのボンディング電極部を除いて全面に保護膜を形成しておき、かかる第１半導体チップ及び第２半導体チップと上記基板の配線手段とをワイヤボンディングにより接続する。 - 特許庁

This semiconductor device is equipped with a MOS transistor, formed on a semiconductor layer provided on an embedded insulating film 2 on the semiconductor substrate 1, where a contact hole 23 is brought into contact with the substrate 1 penetrating through the embedded insulating film 2, a plug 40 is filled into the contact hole 23, and a wiring layer 44 is formed on the plug 40 and connected to a ground voltage Vss1.例文帳に追加

半導体基板１上の埋め込み絶縁膜２上に形成される半導体層３上にＭＯＳトランジスタが形成される半導体装置において、前記埋め込み絶縁膜２を貫通して前記基板１上にコンタクトするコンタクト孔２３と、このコンタクト孔２３内に埋め込まれたプラグ４０と、このプラグ４０上に形成され、接地電圧Ｖｓｓ１に接続される配線層４４とを有することを特徴とする。 - 特許庁

To provide a semiconductor device which reduces possibility that an IC chip is broken or that wire breakage is generated in connection of the IC chip and a wiring line formed on a base material, when or after producing a semiconductor device wherein a semiconductor substrate with the IC chip mounted on the base material is sealed by a resin, and suppresses reduction of a function in the semiconductor substrate, and also to provide a production method therefor.例文帳に追加

ベース基材上にＩＣチップが搭載されてなる半導体基板が樹脂により封止された半導体装置の製造時あるいは製造後に、ＩＣチップが破損してしまったり、ベース基材上に形成された配線とＩＣチップとの接続が断線してしまったりする可能性を低減し、さらには、半導体基板における機能の低下を抑制した半導体装置およびその製造方法を提供する。 - 特許庁

The method of manufacturing the laminated substrate having a core layer which functions as a printed circuit board, and a build up layer having an edge and a wiring and electrically connected to the core layer includes a step of establishing the modulus of longitudinal elasticity of each layer, thickness of each layer and the modulus of longitudinal elasticity of each layer to make the modulus of the thermal expansion of the laminated substrate into predetermined value.例文帳に追加

プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定するステップを有することを特徴とする製造方法を提供する。 - 特許庁

The substrate is housed in a TO-5 type package and includes a structure in which an amplifier amplification gain is changed and a comparator threshold value is selected by a wire wring method by an AU wire 13 of the substrate 9 in which the operational amplifier IC6 and the internal wiring are formed.例文帳に追加

内部配線を形成した基板の片面側に、焦電素子３と、ＦＥＴ８及び抵抗７と、オペアンプＩＣ６を搭載し、もう片面側にコンデンサ４点１０を実装した前記基板を、ＴＯ−５型パッケージに格納し、且つオペアンプＩＣ６と内部配線を形成した基板９のＡＵワイヤー１３によるワイヤー配線方法により、アンプ増幅ゲインの変更及び、コンパレーターしきい値の選択が可能な構造とした事を特徴としている。 - 特許庁

The manufacturing method of the wiring substrate comprises a process for applying liquid material (18) on a substrate to form coating film, a process for arranging the coating film between a first electrode and a second electrode opposed to the first electrode, a process for generating electric field between the first electrode and the second electrode, and a process for removing dispersion medium or solvent from the coating film to form the film.例文帳に追加

基板上に液体材料(18)を塗布し塗布膜を形成する工程と、第１電極と、前記第１電極と対向する第２電極との間に前記塗布膜を配置する工程と、前記第１電極と前記第２電極との間に電界を生じさせる工程と、前記塗布膜から分散媒または溶媒を除去し膜を形成する工程と、を含むことを特徴とする配線基板の製造方法である。 - 特許庁

A photodiode Pd is provided on a semiconductor substrate 10 commonly for pixels P21 and Pd22 arranged in the horizontal direction, and a wiring layer 50 for reading out signal charges from the photodiode Pd is formed on the upper layer of the semiconductor substrate 10 while being buried in an interlayer insulation film 30 on which a shutter section 20 for controlling the transmission of incident light to each pixel in pixel units is provided.例文帳に追加

半導体基板１０には、フォトダイオードＰｄが水平方向に並ぶ画素Ｐ２１，Ｐｄ２２に共通して設けられ、当該半導体基板１０の上層にはフォトダイオードＰｄによる信号電荷を読み出すための配線層５０が層間絶縁膜３０に埋め込まれて形成されており、層間絶縁膜３０上には、各画素へ入射した光の透過を画素単位で制御するシャッター部２０が設けられている。 - 特許庁

This wiring board is constituted by arranging a plurality of wiring conductors 2 containing silver, aluminum, or an alloy of these metals in parallel with each other at intervals of 10-100 μm on a substrate 1 and, at the same time, commonly covering the conductors 2 with a resin-made protective layer 3.例文帳に追加

基板１の上面に、銀、アルミニウム或いはこれらの金属の合金を含む複数個の配線導体２を間に１０μｍ〜１００μｍの間隔を空けて並設するとともに、これら配線導体２を樹脂製の保護層３で共通に被覆してなる配線基板において、前記保護層３は、少なくとも隣接する配線導体間２−２の領域に、直径０．５μｍ〜５．０μｍの気泡４を５．０ｖｏｌ％〜６０．０ｖｏｌ％含有する。 - 特許庁

Since stress caused by heat history at high temperature can be effectively relaxed by forming a metal-plated frame 4 enhancing rigidity on a surface of this multilayer wiring substrate 1, residual stress can be reduced and, as a result, the multilayer board 1 having an excellent low warpage property and excellent interlayer connection reliability, excelling in productivity and cost performance, and responding to increase of wiring density can be provided.例文帳に追加

多層配線基板１表面に剛性を強化する金属めっき枠４を形成することにより、高温時の熱履歴により発生した応力を、効果的に緩和させることができることから、残留応力を少なくすることが可能となり、その結果、優れた低反り性を有し、および優れた層間接続信頼性、かつ、生産性およびコスト性に優れ、配線の高密度化に対応した多層配線基板１を提供することができる。 - 特許庁

A wiring forming apparatus for forming wiring by applying the conductive particles jetted from the nozzle onto the substrate is disclosed and equipped with a charging means for charging the conductive particles before jetting the conductive particles from the nozzle and a jetting control means for applying an electric field or a magnetic field to the conductive particles jetted from the nozzle and controlling the beam diameter of the conductive particles jetted from the nozzle.例文帳に追加

本発明の配線形成装置は、ノズルから噴出させた導電性粒子を基板に塗布して、配線を形成する配線形成装置において、ノズルから導電性粒子を噴出させる前に、導電性粒子を帯電させる帯電手段と、ノズルから噴出される導電性粒子に対して電界又は磁界を印加して、ノズルから噴出させる導電性粒子のビーム径を制御する噴出制御手段とを備えることを特徴とする。 - 特許庁

The midpoint of the longitudinal direction of the second connection metal layer 29 is constituting the rewiring part for adjusting the relative positional relation of the connection part between the first connection alloy layer 19 and the second connection metal layer 29 and the connection part between the second connection metal layer 29 and the through hole wiring 24, corresponding to the desirable layout of the pads 25 for reflow soldering in the through hole wiring substrate 2.例文帳に追加

第２の接続用接合金属層２９の長手方向の中間部が、貫通孔配線形成基板２における複数の半田リフロー用パッド２５の所望のレイアウトに応じて第１の接続用接合金属層１９と第２の接続用接合金属層２９との接合部位と第２の接続用接合金属層２９と貫通孔配線２４との接続部位との相対的な位置関係を調整する再配線部を構成している。 - 特許庁

To provide a catalyst solution for electroless plating with which electroless plating can selectively and uniformly be applied onto a wiring conductor of low resistance metal formed on the surface of an insulative substance such as glass ceramics, the adsorption of palladium onto the insulated substrate is prevented, and the swelling precipitation of of the electroless plating from the wiring conductor is suppressed to remarkably improve its electrical reliability, and which uses no lead harmful to the human body.例文帳に追加

ガラスセラミックス等の絶縁基体の表面に形成された低抵抗金属の配線導体上に選択的かつ均一に無電解めっきを施すことができ、絶縁基体上へのパラジウムの吸着を有効に防止し、無電解めっきの配線導体からのはみ出し析出を抑制することで、電気的信頼性を大幅に向上させると共に、人体に有害となる鉛を使用しない無電解めっき用触媒液を提供すること。 - 特許庁

The semiconductor device has a first interlaminar insulation layer 36 formed above a semiconductor substrate 10, a wiring layer 70, which is formed above the first interlaminar insulation layer 36 and includes a fuse 20 which can be fused by a laser beam, a first protection layer 40 formed on the wiring layer 70 constituting the fuse 20 and a second interlaminar insulation layer 38 formed on the first protection layer 40.例文帳に追加

本発明の半導体装置は、半導体基板１０の上方に形成された第１層間絶縁層３６と、前記第１層間絶縁層３６の上方に形成された、レーザ光により溶断可能なヒューズ２０を含む配線層７０と、前記ヒューズ２０を構成する配線層７０の上方に形成された第１保護層４０と、前記第１保護層４０の上方に形成された第２層間絶縁層３８と、を備える。 - 特許庁

To provide an IC module for use in a contactless IC card such as a credit card by adhesion having on a film substrate an IC chip including a memory storing unique information and a microprocessor for information processing, and wiring including an antenna circuit for transmitting the unique information to an external apparatus which has a slit shaped and directed to break the film substrate in whatever direction the film substrate is peeled for an illicit purpose such as alteration or forgery.例文帳に追加

クレジットカードのような非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状の基板に備えられたＩＣモジュールにおいて、このフィルム状の基板が、変造や偽造等の不正目的で引き剥がされるとき、いずれの方向からでも、剥がしのときに加わる作用によってフィルム状の基板が破断される切り込みを、その切り込み形状とその向きに特徴をもたせたものである。 - 特許庁

To provide a pattern forming method by which a permanent pattern such as a wiring pattern can be efficiently formed with high definition, by improving exposure performance without incurring a cost increase of an apparatus and a reduction of exposure speed, and by using a pattern forming material excellent in followup ability to the irregularity of a substrate.例文帳に追加

装置のコストアップや、露光速度の低下を招くことなく、露光性能を向上させることにより、かつ基体に対して凹凸追従性に優れたパターン形成材料を用いることにより、配線パターン等の永久パターンを高精細に、かつ、効率よく形成可能なパターン形成方法を提供する。 - 特許庁

This substrate for interaction detection is equipped with a group of reaction regions 2 serving as a field where interactions progress between substances, electrodes E_1 provided so as to face on the respective reaction regions 2 directly or with insulating layers interposed therebetween, and power feed wiring 3 for supplying electric power from an external power supply V to the respective electrodes E_1.例文帳に追加

物質間の相互作用が進行する場となる反応領域２群と、各反応領域２に直接又は絶縁層を介して臨むように設けられた電極Ｅ_１と、外部電源Ｖからの電力を各電極Ｅ_１に供給する給電配線３と、を備える相互作用検出用の基板である。 - 特許庁

In a portion of a ground solid pattern 121 of a ground layer 12 wherein it overlaps with the oscillation circuit pattern 161 of the wiring layer 16 when projected in a substrate vertical direction, a pattern punch is formed 122 wherefrom a portion of the same width or a larger range of the oscillation circuit pattern 161 is removed.例文帳に追加

また、グランド層１２についても、グランドベタパターン１２１のうち配線層１６の発振回路パターン１６１と基板垂直方向に投射したときに重なる部分について当該発振回路パターン１６１と同一幅またはそれよりも広範囲の部分を除去したパターン抜き部１２２を形成するようにしている。 - 特許庁

However, since difference (=Vs-Vp) between the substrate potential Vs and the reference potential Vp is set being almost equal to open voltage Voc of the molecule battery 11 and a potential of the node S is converged surely to the open voltage Voc seeing from plate wiring PL, the S/N ratio during read-out of data can be improved.例文帳に追加

しかし、基板電位Ｖｓと基準電位Ｖｐとの差（＝Ｖｓ−Ｖｐ）が分子電池１１の開放電圧Ｖｏｃとほぼ等しく設定されており、ノードＳの電位は、プレート配線ＰＬから見て必ず開放電圧Ｖｏｃに収束することから、データの読み出し時におけるＳ／Ｎ比を高めることが可能となる。 - 特許庁

The multilayer wiring substrate 101 comprises: a terminal 121 having a plurality of signal terminals 121S disposed in three rows of the outer peripheral side to transmit signals; and a plurality of first signal via conductors 123S for directly or indirectly connected to the signal terminals 121S disposed 1:1 in the three rows.例文帳に追加

多層配線基板１０１は、外周側の３列に配置され信号を伝送する複数の信号端子１２１Ｓを含む端子１２１と、上記３列に配置された信号端子１２１Ｓに１対１で対応して直接または間接的に接続する複数の第１信号ビア導体１２３Ｓとを備える。 - 特許庁

To provide a semiconductor device that substantially eliminates an adverse effect caused by the adhesion of unnecessary matter, generated upon effecting laser processing through laser irradiation for removing part of low dielectric film wiring lamination structural part, to the insulating film or the like on the upper surface side of a semiconductor substrate, and to provide a method of manufacturing the same.例文帳に追加

低誘電率膜配線積層構造部の一部を除去するためのレーザ照射によるレーザ加工を行なったときに発生する不要物が半導体基板の上面側の絶縁膜等に付着することによる悪影響をほとんど皆無とすることができる半導体装置およびその製造方法を提供する。 - 特許庁

The semiconductor device comprises the metal fuses 11 formed in the fuse region formed above the element isolation region of a semiconductor substrate, and the polysilicon wiring 16 which are located in a lower layer than the metal fuses and are arranged along the sides of the metal fuses when viewed in top view and which are hardly blown by laser light which is irradiated to bow the metal fuses.例文帳に追加

半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズ１１と、メタルヒューズより下層側で平面的に見てメタルヒューズの側方に沿って配置され、メタルヒューズをブローする際に照射されるレーザー光ではブローし難いポリシリコンからなる配線１６とを具備する。 - 特許庁

A conductor layer 21 on an insulating substrate 11 is subjected to patterning treatment to form a wiring layer 21a, and a negative type resist is coated, dried and patternwise exposed to form a patternwise exposed first negative type photosensitive layer 41a, on which a patternwise exposed second negative type photosensitive layer 51a is also formed.例文帳に追加

まず、絶縁基材１１上の導体層２１をパターンニング処理して配線層２１ａを形成し、ネガ型のレジストを塗布、乾燥、パターン露光してパターン露光された第一ネガ型感光層４１ａを、さらに、パターン露光された第一ネガ型感光層４１ａ上にパターン露光された第二ネガ型感光層５１ａを形成する。 - 特許庁

To provide a wafer level package for which a metal post is provided in a shape having a recessed side face, a process cost is saved without the need of making the metal post higher, and the metal post achieves the role of a buffer to the distortion of the package due to a CTE difference between the wafer level package and a wiring substrate.例文帳に追加

メタルポストを凹んだ側面を有する形状で設け、メタルポストをさらに高くする必要なしに、工程費用を節減することができると共に、メタルポストがウエハレベルパッケージと配線基板との間のＣＴＥ差によるパッケージの歪みに対してバッファの役割をすることができるようなウエハレベルパッケージを提供すること。 - 特許庁

A tendency of inducing wiring failures in a design layout pattern of a semiconductor device by lithography and processing is quantified as a score; whether the design layout pattern is good or not is discriminated by the score; and if the pattern is discriminated as good, a transfer layout pattern transferred from the design layout pattern is formed on a semiconductor substrate.例文帳に追加

リソグラフィとプロセスによる半導体装置の設計レイアウトパターンでの配線不良の発生しやすさをスコアとして定量化し、このスコアに基づいて設計レイアウトパターンの良否を判定し、この良否の判定が良であれば設計レイアウトパターンを転写した転写レイアウトパターンを半導体基板上に形成する。 - 特許庁

The method is characterized that a wiring pattern is formed by forming a resist coating film where a circuit is expected to be formed after a 1st thin metal coating film is formed on a surface of an insulating substrate, removing the resist coating film after etching, and then forming the 2nd metal coating film by carrying out electrolytic plating.例文帳に追加

絶縁基板の表面に薄い第一金属皮膜を形成した後、回路の形成を予定する部分にレジスト皮膜を形成し、次いで、エッチング除去を行った後、レジスト皮膜を除去し、次いで、電解メッキを行うことにより第二金属皮膜を形成して、配線パターンを形成することを特徴とする。 - 特許庁

The pattern wiring sheet constitutes a pattern, by giving the electric-functional developing material in between a pair of electrodes on the flexible and bendable substrate member permeating the liquid material, so as to make the space between the electrodes conductive by the residual solid content, after the evaporation of the volatile matter in the electric-functional developing material.例文帳に追加

パターン配線シートは、可撓性あるいは柔軟性を有するとともに液状物質を浸透する基材上の１対の電極間に電気的機能発現材料を付与して、該電気的機能発現材料の揮発成分が揮発後の残留固形分によって電極間を導通せしめるパターンを形成してなる。 - 特許庁

The method of manufacturing a multilayer printed wiring board includes a step of constituting a laminate plate or a releasable material on a support substrate and then laminating an adhesive insulating material larger than the size of the laminate plate or the releasable material to seal an end peripheral part of the laminate plate or the releasable material with the adhesive insulating material.例文帳に追加

支持基板に、積層板又は離型可能な材料を構成後、積層板又は離型可能な材料の寸法より大きい接着性絶縁材料で積層し、積層板又は離型可能な材料の端部周辺部を接着性絶縁材料で封止する工程を含む多層プリント配線板の製造方法。 - 特許庁

After a silicon nitride film 27 and a titanium nitride film 28 are deposited in the order on the semiconductor substrate 1, by patterning the titanium nitride film 28, a capacitor MIM is formed wherein the wiring 25 is set as a lower electrode, the silicon nitride film 27 is made a capacity insulating film and the titanium nitride film 28 is set as an upper electrode.例文帳に追加

次いで、半導体基板１上に窒化シリコン膜２７および窒化チタン膜２８を順次堆積した後、窒化チタン膜２８をパターニングすることによって、配線２５を下部電極とし、窒化シリコン膜２７を容量絶縁膜とし、窒化チタン膜２８を上部電極とするキャパシタＭＩＭを形成する。 - 特許庁

The semiconductor package is formed without mechanical work such as bending, and the lead terminal 16 is exposed above the resin-sealing body 22 for solder-joint to the wiring pattern of a mounting substrate, while a tip end part 28 of the die pad lead 22 is made to exposed for heat radiation.例文帳に追加

半導体パッケージは、従来の方法では必要であった曲げ加工等の機械加工を必要とすることなく形成でき、実装基板の配線パターンとの半田接合のためにリード端子１６を、及び、放熱のためにダイパッドリード２２の先端部２８を、それぞれ、樹脂封止体２２から露出させている。 - 特許庁

To provide an epochmaking resin composition which resists to oxidative deterioration even when cured under heat and pressure and even when exposed to a high-temperature atmosphere and can therefore exhibit excellent bonding force between a metallic foil and a polyimide film even when used as an adhesive for use in a substrate of a printed wiring board.例文帳に追加

加熱加圧硬化した際及び高温雰囲気下に曝した際でも酸化劣化を起こしにくく、よって、例えばプリント配線板用基板の接着剤として用いても金属箔とポリイミドフィルムに対して秀れた接着力を発揮することができる画期的な樹脂組成物を提供すること。 - 特許庁

This wiring substrate used for a semiconductor device with BGA(Ball Glid Array) connection as an outer terminal, whose all pads, to which solder balls are attached, have a concave part in their central parts and it enables to remount the solder balls with a high yield in an assembly process of the semiconductor.例文帳に追加

外部端子としてＢＧＡ（Ｂａｌｌ Ｇｌｉｄ Ａｒｒａｙ）接続を有する半導体装置に使用される配線基板であり、半田ボールが取り付けられる配線基板の全てのパッドが中央部に凹部を有し、半導体装置としての組立工程において、半田ボールの再取り付け作業を高歩留まりで行う。 - 特許庁

To provide a polyimide metal laminate which has a polyimide resin layer excellent in modulus of elasticity at high temperatures, transparency, and dimensional stability, does not cause problems such as sinking, wiring dislocation, peeling, and plating permeation, and is used widely in a TAB tape processing line and suitable for a substrate for COF.例文帳に追加

高温での弾性率、透明性、寸法安定性に優れたポリイミド樹脂層を持つポリイミド金属積層体を提供すること、沈み込みや、配線ずれ、剥離、メッキの染み込みなどの問題を発生しない、ＴＡＢテープ加工ラインで広く使用されている、ＣＯＦ用基材として適するポリイミド金属積層体を提供すること。 - 特許庁

In this adhesive sheet for fixing flexible printed wiring board, the adhesive agent layer composed of an acrylic copolymer containing a monomeric main component comprising a (meth)acrylate having a 4-14C alkyl group and a functional group in the molecule and an aluminum-based crosslinking agent is formed on at least one surface of a substrate.例文帳に追加

フレキシブルプリント配線板固定用接着シートは、アルキル基の炭素数が４〜１４の（メタ）アクリル酸アルキルエステルを単量体主成分とし且つ分子内に官能基を含有しているアクリル系コポリマーと、アルミニウム系架橋剤とからなる粘着剤層が、基材の少なくとも片面に形成されている。 - 特許庁

A second wiring pattern 32 extended from an input pad 52 of the second IC mounting area 50 extends toward the first IC mounting area 40 then after bending right-angled there, passes between dummy pads 43 of the first IC mounting area 40 from there and linearly extends toward the substrate connection area 70.例文帳に追加

第２のＩＣ実装領域５０の入力パッド５２から延びた第２の配線パターン３２は、第１のＩＣ実装領域４０に向けて延び、そこで直角に折れ曲がった後、そこから第１のＩＣ実装領域４０のダミーパッド４３の間を通って基板接続領域７０に向けて直線的に延びている。 - 特許庁