「connection wiring」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

The electric connection structure comprises a pair of wiring boards 5 and 6 provided with opposing electrodes 1 and 2, and an organic resin 4 interposed between the opposing electrodes 1 and 2 wherein at least one of the opposing electrodes 1 and 2 has a roughened part 3 on the surface and the apex of the roughened part 3 penetrates the organic resin 4 to touch the surface of the other electrode.例文帳に追加

対向する電極１，２を備えた一対の配線板５，６と、対向する電極１，２の間に介在する有機樹脂４とを備え、対向する電極１，２の少なくとも一方の電極表面が粗化部３を有しており、粗化部３の頂点が有機樹脂４を貫通し、他方の電極表面に接触することを特徴とする電気的接続構造。 - 特許庁

A plurality of micro inductors 2 which are thin enough to be able to be mounted on a semiconductor wafer or a chip, are simple films having a structure for adjusting an inductance amount in a heat-resistant insulating substrate 1 or are of the same inductance or of different inductance amounts and wiring electrode sections 4 for conducting a required electrical connection with the semiconductor are formed.例文帳に追加

本発明は課題の解決のために半導体ウエハーまたはチップ上に搭載が許されるほどに薄い、耐熱性絶縁基板１にインダクタンス量調整用の構造３を持った膜状の単一の、もしくは同じかあるいは異なるインダクタンス量の複数個の微小インダクター２と半導体と必要な電気的結線をするための配線用電極部４を形成するものである。 - 特許庁

The external connection terminal 20 has its part electrically connected to a pad portion 12P formed on an electronic component mounting surface side of the wiring board 10, and is curved in such a shape that when the electrode terminal 31 of the electronic component 30 is inserted, an outer peripheral surface of the electrode terminal comes into tight contact with an inner peripheral surface of its center portion.例文帳に追加

この外部接続端子２０は、その一部分が、配線基板１０の電子部品実装面側に形成されたパッド部１２Ｐに電気的に接続され、かつ、電子部品３０の電極端子３１が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して形成されている。 - 特許庁

An upper electrode 313 of a capacitance element 321 formed on a semiconductor substrate 300 is electrically connected to an upper wiring 318 formed above through a first conductive film 315 of a connection structure 331, a first contact plug 306, a second impurity diffused layer 303, and a third contact plug 317, which are formed on the semiconductor substrate 300 similarly.例文帳に追加

半導体基板３００の上に形成された容量素子３２１の上部電極３１３が、同じく半導体基板３００の上に形成された接合構造体３３１の第１導電膜３１５、第１コンタクトプラグ３０６、第２不純物拡散層３０３及び第３コンタクトプラグ３１７を介して、上方に形成された上部配線３１８と電気的に接続している。 - 特許庁

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.例文帳に追加

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁

When a connection hole 20 corresponding to a part of the wiring layer 14 is formed in the interlayer insulating film by dry etching using a resist layer as a mask, etching is applied up to the insulating film 16b wherein sand etching tends to progress under a condition with high deposition containing no N_2, and the insulating film 16a is etched thereafter under a condition with low deposition containing N_2.例文帳に追加

レジスト層１８をマスクとするドライエッチング処理により配線層１４の一部に対応する接続孔２０を層間絶縁膜に形成する際に、サイドエッチが進行しやすい絶縁膜１６ｂまではＮ_２を含まないデポジション性の強い条件でエッチングを行い、その後はＮ_２を含むデポジション性の弱いい条件で絶縁膜１６ａのエッチングを行なう。 - 特許庁

An input device 30 designates points to be connected and connection directions of the points, an arithmetic processing unit 10 reads data representing one point by making component arrangement on a circuit board or coordinates showing a read position and a name that can specify the position as a set, and a wiring pattern is prepared by connecting points whose numbers constituting the name are equal to one another.例文帳に追加

入力装置３０によって、結線するポイントと当該ポイントの結線方向とを指定し、演算処理装置１０によって、回路基板上の部品配置またはリードの位置を示す座標値とその位置を特定することができる名前とを組にして一つのポイントを表したデータを読み込み、その名前を構成する数字が等しいポイント同士を結線して配線パターンを作成する。 - 特許庁

In the tape carrier for a semiconductor device, a blind via 22a and a reinforcement copper layer 20 as a peelable layer are used as a conductor for supplying an electroplating current, a gold/nickel electroplated layer 24 is formed on the surface of at least one of a wiring pattern 12 and a connection pad 13 by electroplating, and the reinforcement copper layer 20 is peeled off after completion of the electroplating step.例文帳に追加

ブラインドビア２２ａとピーラブル層である補強銅層２０とを、電解めっき用電流の給電導体として用いて、電解めっき法により、配線パターン１２および接続パッド１３のうち少なくともいずれかの表面上に電解金／ニッケルめっき層２４を形成し、その電解めっき工程が終了した後、補強銅層２０を引き剥がす。 - 特許庁

A method of manufacturing a multilayer printed wiring board is characterized in including: laminating a plurality of sheets of prepregs having through-holes filled with a conductive paste with a predetermined insulating layer thickness in such a way that positions of through-holes become identical; then coating both sides with metal foils; and holding the laminated prepregs between metal plates, heating and pressing them to perform interlayer connection between metal foils at predetermined positions.例文帳に追加

貫通孔を有し、該貫通孔内に導電性ペーストを充填したプリプレグを所定の絶縁層厚さで、かつ貫通孔位置が同一位置になるように複数枚重ねた後、その両面に金属箔を配し、金属プレートで挟み加熱加圧して所定位置の金属箔間の層間接続を行うことを特徴とする多層プリント配線板の製造方法。 - 特許庁

To maintain sufficient insulation of an organic insulating film, while securing favorable electrical connection between an electrode on a chip and wiring connected thereto in a semiconductor device, in which the surface of a semiconductor chip is covered with the organic insulating film (polyimide layer or the like) and a metal layer (aluminium (Al) layer or the like) constituting an electrode pad is exposed, and a method for manufacturing the same.例文帳に追加

半導体チップの表面が有機絶縁膜（ポリイミド層など）で覆われ、電極パッドを構成する金属層（アルミニウム（Ａｌ）層など）が露出している半導体装置及びその製造方法において、有機絶縁膜の十分な絶縁性を維持しながら、チップ上の電極とこれに接続される配線との間に良好な電気的接続を確保することを目的とする。 - 特許庁

To provide a method for manufacturing a multilayer printed wiring board, having superior connection reliability in which an undercut free conductor circuit can be formed, adhesion is improved between the conductor circuit and an interlayer resin insulation layer or a solder resist layer, cracks of the interlayer resin insulation layer or the solder resist layer is suppressed under heat cycle conditions or high temperature high humidity, and stripping of the conductor circuit is prevented.例文帳に追加

アンダーカットのない導体回路を形成することができ、導体回路と層間樹脂絶縁層やソルダーレジスト層との密着性が改善され、ヒートサイクル条件下や高温高湿下において、層間樹脂絶縁層やソルダーレジスト層にクラックが発生しにくく、導体回路の剥離が発生しにくい接続信頼性に優れる多層プリント配線板を製造する方法を提供する。 - 特許庁

To provide an image display device for which an element density, such as pixel density is improved, connection reliability is improved by enlarging a via diameter for wiring without reducing a chip size more than needed, yield is improved, and the request specifications of alignment accuracy of a chip (or element) are reduced by increasing a chip (or element) area and facilitating handling of bonding or the like.例文帳に追加

画素密度等の素子密度の向上を実現することができると共に、チップサイズを必要以上に小さくすることなしに配線用のビア径を大きくして接続信頼性を高くし、歩留りを向上させ、かつチップ（又は素子）面積を大きくしてボンディングなどのハンドリングを容易化してチップ（又は素子）のアライメント精度の要求仕様を低くした画像表示装置を提供すること。 - 特許庁

While contact terminals 24ai and 26ai having contact pads arranged on an insulator part 22T connected to a connection part 10P of a plug 10 are respectively arranged in a cross-stitch shape, contact terminals 24ai and 26ai have contact parts 24kb and 26kb electrically connected to contact pads on a flexible wiring board 18 in an adapter part 16, respectively.例文帳に追加

プラグ１０の接続部１０Ｐに接続されるインシュレータ部２２Ｔに配列されるコンタクトパッドを有するコンタクト端子２４ａｉおよび２６ａｉが、それぞれ、千鳥掛け状に配列されるもとで、コンタクト端子２４ａｉおよび２６ａｉがそれぞれアダプタ部１６におけるフレキシブル配線基板１８のコンタクトパッドに電気的に接続される接点部２４ｋｂ、２６ｋｂを有するもの。 - 特許庁

A plurality of organic EL elements 3 interposing an organic luminous layer 6 between a pair of electrodes 4, 5 are formed on a single substrate 2, and the organic EL element 3 is sealed by a sealing member 7, and the pair of electrodes 4, 5 are respectively drawn out on the substrate 2 outside of the sealing member 7, and are formed as external terminal parts 2t, 3t for wiring connection.例文帳に追加

単一の基板２上に、一対の電極４，５間に有機発光層６を介在させてなる有機ＥＬ素子３の複数個が形成され、かつ、有機ＥＬ素子３は、封止部材７によって封止されると共に、一対の電極４，５がそれぞれ封止部材７の外部の基板２上に引き出されて配線接続用の外部端子部２ｔ，３ｔとして形成されている。 - 特許庁

Electrodes 2a-2f and 3a-3f and a wiring metal layer for connection with a photoelectric converting element are formed on both sides of the insulating substrate 1, and on the side face of a slit-like opening formed previously in the insulating substrate, and a dividing part 9 is formed by removing part of the metal layer formed on the side face of the opening selectively by machining or chemical etching.例文帳に追加

予めスリット状の開口部を形成して絶縁基板１の表裏両面及び前記開口部の側面に光電変換素子へ接続するための電極２ａ〜２ｆ、３ａ〜３ｆ及び配線用の金属層を形成するとともに、前記開口部側面に形成された金属層の一部を機械加工または化学エッチングにより選択的に除去して分断部９を形成する。 - 特許庁

To provide a protector for an inverter which has reduced the number of wiring and the number of connectors or the number of pins for connection between a fault detecting circuit and a control circuit.例文帳に追加

インバータ主回路の自己消弧形半導体素子にはその短絡異常の検出でそれぞれ短絡異常表示すると共に一発のパルスにした故障信号を発生する故障出力回路を設けた保護装置では、各故障出力回路と制御回路との間には故障信号線の他に、制御電源線の配線を必要とし、多数の配線数及びコネクタ又はコネクタピン数を必要とする。 - 特許庁

The semiconductor device includes, on a semiconductor surface having a necessary circuit formed thereon, at least one insulating layer having a resin composition including an epoxy resin, an epoxy resin curing agent, and the components of an organic filler having a primary average particle size of not larger than 1 μm, wherein a circuit using copper as a wiring conductor for interlayer connection in the same layer is formed on an optional portion.例文帳に追加

必要な回路が形成された半導体表面に、エポキシ樹脂、エポキシ樹脂硬化剤及び平均一次粒子径１μｍ以下の有機フィラーの成分を含む樹脂組成からなる絶縁層を１層又は複数層備え、かつ同一層内及び層間接続の配線導体として銅を用いた回路を任意の箇所に形成してなる半導体装置。 - 特許庁

The interlocking element constitution data (corresponding information) 13 used when the information from the interlocking device 2 is compressed and transmitted and restored by an execution management device 1 are prepared by extracting list data 17 of a facility instrument, connection relationship data 18 of track circuits each other and track circuit data 19 related to a course from the corresponding wiring rough sketch data 12 in every interlocking device.例文帳に追加

連動装置２からの情報を圧縮して伝送し、運行管理装置１で復元する際に用いる連動要素構成データ（対応情報）１３を、連動装置毎に対応する配線略図データ１２から、設備機器の一覧データ１７、軌道回路相互の接続関係データ１８、進路に関係する軌道回路データ１９を抽出して作成する。 - 特許庁

The semiconductor device comprises a lead frame 2 composed of lead terminals 21 and a die pad 22, a semiconductor chip 3 mounted on the die pad 22 with its circuit forming surface up, electrode pads 4 provided on the circuit forming surface of the semiconductor chip 3, and wires 5 for connecting inner connection regions 12 of a wiring pattern 1b to the lead terminals 21.例文帳に追加

本発明の半導体装置は、リード端子２１とダイパッド２２とからなるリードフレーム２と、該ダイパッド２２上に回路形成面が上側となる向きに搭載される半導体チップ３と、該半導体チップ３の回路形成面に設けられている電極パッド４と配線パターン１ｂの内部接続領域１２およびリード端子２１とを接続するワイヤ５を有している。 - 特許庁

The connector installation portion has a cylinder portion and back planes fixed to openings on both sides of the cylinder portion, and one of a pair of connection portions constituting an internal connector is fitted onto each back plane to be connected to an underwater connector by a wiring cable; and the other one of the pair of coupling portions constituting the internal connector is connected to electronic equipment mounted inside.例文帳に追加

コネクタ設置部は、円筒部と、その円筒部両側開口部に固定したバックプレーンを備え、このバックプレーン上に、内部コネクタを構成する一対の連結部の内の一方を取付けて、この一方の連結部と水中コネクタを配線ケーブルにより接続し、内部コネクタを構成する一対の連結部の内の他方を、内部に装着される電子機器類に接続する。 - 特許庁

To provide an anisotropic electroconductive sheet and its manufacturing method wherein an electric conductor to constitute the anisotropic electroconductive sheet is orderly penetrated and exposed on both front and rear faces of an insulating material sheet, and because the electric conductor itself is given elasticity, by the fact that this electric conductor intervenes between a device and a wiring substrate, wherein an electrical connection between the both is elastically and surely made.例文帳に追加

異方性導電シートを構成する導電体は絶縁材料シートの表裏両面に整然と貫通露出し、導電体自体に弾性が付与されているので、デバイスと配線基板との間にこの導電体が介在することにより両者間を弾性的に確実に電気接続する異方性導電シートおよびその製造方法を提供する。 - 特許庁

To provide a crystal oscillator which enables even a small vibrator 4 to secure a space for housing an IC and an electronic component, reduces limitation on design of the vibrator and the oscillator by eliminating obstruction of wiring connection between the IC and the electronic component and can easily obtain a desired characteristic by reducing the influence of heat radiated from the IC and the electronic component.例文帳に追加

小型の振動子４であってもＩＣ及び電子部品を収納するスペースを確保できるようにし、また、ＩＣと電子部品の配線接続の妨げを無くして、振動子及び発振器の設計上の制約を小さくし、ＩＣ及び電子部品から放射される熱の影響を小さくし、所望の特性を容易に得ることができる水晶発振器を提供する。 - 特許庁

This sleeve is the wiring connection sleeve 3 for connecting between MI cables 1, 2, includes a sleeve body 4 and a sleeve lid 5 for forming a closed space, and an insertion guide tube 4a mounted on the sleeve 4, in which the connected MI cables 1, 2 are inserted, and permits a connecting section of the MI cables 1, 2 to be stored in the closed space.例文帳に追加

この発明の配線接続用スリーブは、ＭＩケーブル１，２同士を接続するための配線接続用スリーブ３であって、密閉空間を形成するスリーブ本体４とスリーブ蓋５と、スリーブ本体４に設けられ、接続されるＭＩケーブル１，２が挿入される挿入ガイド管４ａとを備え、ＭＩケーブル１，２の接続部位を密閉空間内に収納するようにしたものである。 - 特許庁

This semiconductor device is highly reliable and capable of reducing the electric glitch due to disconnection or leakage and connection failure upon mounting while using the conventional process and suppressing the influence of the wiring characteristics, by increasing the size, thickness, or number of plating stubs 7, or inserting vias between the plating stubs 7 and reinforcing the stiffness of the plating stubs 7.例文帳に追加

めっきスタブ７の太さ，厚さあるいは本数を増加し、または、めっきスタブ７間にビアを挿入してめっきスタブ７の剛性を強化することにより、従来の工法を用い、配線特性の影響を抑制しながら、断線やリークによる電気的不具合、実装時の接続不良を低減することができ、信頼性の高い半導体装置を提供することができる。 - 特許庁

A method of manufacturing the printed wiring board comprises processes of forming a conductor circuit by pattern electroplating, with a metal foil 8 on top of insulation resin as a power supply layer, the thickness of the metal foil being 2.0 μm or below; and forming a hole 10 for interlayer connection by first forming a mask hole on the top of the metal foil and then irradiating a laser beam thereon.例文帳に追加

絶縁樹脂上にある金属箔８を給電層としてパターン電気めっきにより導体回路を作製する工程を有するプリント配線板の製造方法において、金属箔の厚みが２．０μｍ以下であり、金属箔上にマスク穴を形成した後にレーザー照射をすることで層間接続用の穴１０を形成する工程を有するプリント配線板の製造方法である。 - 特許庁

The wiring board 1 is provided with a multilayer board wherein a plurality of insulator layers 2 and 12 are stuck and via conductors 6 and 16 penetrating the insulators 2 and 12, and the via conductor 6 penetrating the insulator layers 2 as the uppermost and lowermost layers is integrally provided with a connection member (bump) 26 projecting from the front surface (rear surface) of the insulator layer 2.例文帳に追加

複数の絶縁体層２，１２が積層された多層基板と、複数の絶縁体層２，１２を貫通するビア導体６，１６と、を備え、上記複数の絶縁体層のうち最上層の絶縁体層２および最下層の絶縁体層２を貫通するビア導体６は、かかる絶縁体層２の表面(裏面)上に突出する接続用部材(バンプ)２６を一体に有する、配線基板１。 - 特許庁

To reduce the signal delay among various cells including the signal delay among macro cells, that between a macro cell and an I/O cell, and that among logic cells by appropriately arranging the macro cell while considering the connection relationship among the macro cells, and that among the macro cells, I/O cell, and logic cell, and at the same time widely securing the arrangement wiring schedule region of the logic cell.例文帳に追加

マクロセル同士の接続関係およびマクロセルとＩＯセルおよびロジックセルとの接続関係を考慮して適切配置にマクロセルを配置するとともに、チップの中央にロジックセルの配置配線予定領域を広く確保することにより、マクロセル間の信号遅延、マクロセルとＩＯセル間の信号遅延、ロジックセル間の信号遅延を含めた種々のセル間の信号遅延の低減を可能にする。 - 特許庁

A plurality of gate lines 41 formed under a gate insulating film and a plurality of source lines 42 formed on the gate insulating film are provided in a frame region PF in a peripheral part of a display region, and an interconnect wiring part 50 for electric connection between the gate lines 41 and he source lines 42 is disposed in a notch 54 formed in a common line 40.例文帳に追加

表示領域の周辺部の額縁領域ＰＦに、ゲート絶縁膜の下部に形成された複数のゲート配線４１と、ゲート絶縁膜の上に形成された複数のソース配線４２と、を備え、前記ゲート配線４１とソース配線４２との間の電気的接続を行う繋ぎ換え配線部５０を前記コモン配線４０に形成した切り欠き部５４内に配置する。 - 特許庁

To provide an LSI chip mounting structure by which an enough connection reliability can be ensured without destroying the LSI chip and bonding members such as solder balls when reduction in size and thickness of a large- sized LSI such as system LSI is aimed by directly connecting and mounting the LSI on a printed wiring board which exhibits a coefficient of thermal expansion largely different from that of the LSI chip.例文帳に追加

システムＬＳＩ等のような大型化されたＬＳＩチップを熱膨張係数が大きく異なるプリント配線板に直接接続実装して小型化および薄型化を図った場合において、ＬＳＩチップやはんだボール等の接合部材の部品を破壊することなく接続信頼性を十分確保することができるようにしたＬＳＩチップ実装構造体を提供することにある。 - 特許庁

In this printed circuit wiring board, a conductor used for a connection part of a flexible flat cable and a contact part of a connector and containing copper and tin has: a first area containing copper as a main constituent; and a second area formed on the first area, and containing tin and copper as main constituents with at least a part of its surface area formed of a tin-copper alloy.例文帳に追加

フレキシブルフラットケーブルの接続部及びコネクタのコンタクト部に使用される銅と錫を含有する導体が、銅を主成分として含有する第１の領域と、第１の領域上に設けられ、その表面領域の少なくとも一部が錫−銅合金からなる、錫と銅を主成分として含有する第２の領域とを有するプリント回路配線基板。 - 特許庁

This enables to eliminate hollows between the circuit patterns 33 when laminating and unifying one-side circuit boards 30A, 30B, 30C, and 30D, and slippage between the circuit patterns of one-side circuit boards, to secure an appropriate connection between bumps 38 (a to d) and conductive circuits (a to d), and to manufacture a multiple multilayer printed wiring board in high yield.例文帳に追加

このため、係る片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄを積層して加圧して一体化した際に、回路パターン３３と回路パターン３３との間に窪みができず、上下の片面回路基板の回路パターンがずれることがなくなり、バンプ３８と導体回路３２との接続が適正に取れるため、多数個取り多層プリント配線板を高い歩留まりで製造することができる。 - 特許庁

To reduce a working time by minimizing a preparation work for a test of a terminal board side examiner and to improve quality due to test error eradication in a device which performs a connection test of an individual wiring between a terminal board supplying a control signal to an installed device such as a motor in the installed devices and a control panel supplying a control signal to the terminal board.例文帳に追加

設備機器におけるモータ等の設備機器に制御信号を供給する端子台２１ａａと、該端子台に制御信号を供給する制御盤１との間で個別配線１１の結線試験を行う装置において、端子台側試験者の試験のための準備作業を極力減少して作業時間の短縮を図るとともに、試験ミス撲滅による品質向上を可能とする。 - 特許庁

In transmission of control data from a control section and of monitoring data from a sensor, a series of pulse-shaped voltage signals outputted as a control data signal are provided with a management data area including connection data showing a wiring state different from a control and monitoring data area composed of the control data and the monitoring data in accordance with the value of the control data under control of a prescribed timing signal synchronized with a clock of a prescribed frequency.例文帳に追加

制御部からの制御データとセンサ部からの監視データの伝送において、所定の周期のクロックに同期した所定のタイミング信号の制御下で、制御データの値に応じて、制御データ信号として出力される一連のパルス状電圧信号に、制御データおよび監視データから構成される制御・監視データ領域と異なる、配線状態を示す接続データを含む管理データ領域を設ける。 - 特許庁

The probe unit includes: a plate-like probe base; a support base arranged on the probe base; a probe device that is supported by the probe base and has multiple probes with front-end needlepoints and back-end needlepoints; and an electrical connection accessory that extends from the probe device toward the backside and has multiple wires extending in the anteroposterior direction with the front edge of each wiring connected to the back-end needlepoint.例文帳に追加

プローブユニットは、板状のプローブベースと、該プローブベースの上に配置された支持台と、該支持台に支持されたプローブ装置であって、先端針先及び後端針先を有する複数のプローブを備えるプローブ装置と、該プローブ装置から後方へ延びる電気的接続具であって、前後方向へ延びる複数の配線を有し、かつ各配線の先端部が後端針先に接続された電気的接続具とを含む。 - 特許庁

The method includes: a step of preparing a liquid jet recording head with an electric wiring member with a connection opening that communicates a region surrounded by the recording element substrate, a support part and a plurality of electrode leads with air; a step of applying the sealing material to a surface of the plurality of electrode leads; and a step of suctioning air in the region from the communication opening and introducing the sealing material to the region.例文帳に追加

記録素子基板と支持部と複数の電極リードとに囲まれる領域と大気とを連通する連通口を備える電気配線部材を備える液体噴射記録ヘッドを用意する工程と、複数の前記電極リードの表面に封止材を塗布する工程と、前記連通口から前記領域の空気を吸引し、前記領域に前記封止材導入する吸引工程と、を備える。 - 特許庁

PENETRATION STRUCTURE OF CONNECTION LINE IN AIR-TIGHT CHAMBER, DISCHARGE APPARATUS COMPRISING THE SAME, PRODUCTION METHODS FOR LIQUID CRYSTAL DISPLAY APPARATUS, ORGANIC EL DEVICE, ELECTRON DISCHARGE APPARATUS, PDP APPARATUS, ELECTROPHORESIS DISPLAY APPARATUS, COLOR FILTER, AND ORGANIC EL, AND FORMATION METHOD FOR SPACER, METAL WIRING, LENS, RESIST, AND LIGHT DIFFUSION BODY例文帳に追加

気密チャンバにおける接続ラインの貫通構造およびこれを備えた吐出装置、並びに液晶表示装置の製造方法、有機ＥＬ装置の製造方法、電子放出装置の製造方法、ＰＤＰ装置の製造方法、電気泳動表示装置の製造方法、カラーフィルタの製造方法、有機ＥＬの製造方法、スペーサ形成方法、金属配線形成方法、レンズ形成方法、レジスト形成方法および光拡散体形成方法 - 特許庁

This is a wiring connection structure 11 of a dye-sensitized solar battery cell in which one adjoining cell 1 and the other cell 1 are electrically connected in series through a cell boundary region 15 on a substrate, and the upper electrode 2 of the one cell 1 and the lower electrode 3 of the other cell 1 are electrically connected at the outside of the cell boundary region 15.例文帳に追加

一の基材上において、セル境界領域１５を介して隣接した一のセル１と他のセル１とを電気的に直列接続する配線接続構造１１であって、前記一のセル１の上部電極２と前記他のセル１の下部電極３とが、前記セル境界領域１５の外で電気的に接続されたことを特徴とする色素増感型太陽電池セルの配線接続構造１１を用いる。 - 特許庁

In an electrochemically antifouling plate using a direct electron transfer reaction between an aquatic organism and the conductive base material, fitting seats for fitting the base material and the counter electrode to be coupled with the base material to a wall, etc., and the boundary part between the metal block to be dissolved by the action of potential and a wiring connection part for supplying the potential are coated with a antifouling coating.例文帳に追加

水生生物と被防汚導電性基材との直接電子移動反応を利用した電気化学的防汚板において、被防汚導電性基材と、この被防汚導電性基材と対になる対極に関し、壁等に取り付ける取付座と、電位の作用により溶解する金属ブロック／電位を供給する為の配線接続部の境界部分に防蝕塗装を施した電気化学的防汚板。 - 特許庁

In this rear combination lamp 1, plural attitude correcting ribs 31 to reliably press a conductor 7 in a welded rib are provided in the vicinity of the welded rib 11 to fix the conductor 7 formed at the peripheral rim of a wiring part 6 to wire the conductor 7 along a socket mounting mouth 5, and one of them is a higher preventive rib for a wrong connection 31a than others.例文帳に追加

本発明のリアコンビネーションランプ１は、ソケット取付口５の周辺に沿って導電体７を布線する布線部６の外周縁に形成された前記導電体７を固定する溶着リブ１１の近傍に該溶着リブ内に導電体７を確実に圧入するための複数の姿勢矯正リブ３１が設けられ、その内１個が他よりさらに高い誤結防止用リブ３１ａである。 - 特許庁

To provide a semiconductor device which reduces possibility that an IC chip is broken or that wire breakage is generated in connection of the IC chip and a wiring line formed on a base material, when or after producing a semiconductor device wherein a semiconductor substrate with the IC chip mounted on the base material is sealed by a resin, and suppresses reduction of a function in the semiconductor substrate, and also to provide a production method therefor.例文帳に追加

ベース基材上にＩＣチップが搭載されてなる半導体基板が樹脂により封止された半導体装置の製造時あるいは製造後に、ＩＣチップが破損してしまったり、ベース基材上に形成された配線とＩＣチップとの接続が断線してしまったりする可能性を低減し、さらには、半導体基板における機能の低下を抑制した半導体装置およびその製造方法を提供する。 - 特許庁

The COG fluorescent display tube is subjected to conductive connection in exterior of an airtight envelope 11 on a translucent substrate 1, forming a part of the airtight envelope 11 by means of anisotropic conductive materials 13, dispersed uniformly with electroconductive particles in an adhesive between wiring conductors 4 wired, by extending outward from the airtight envelope 11 and a semiconductor element 12 having a metal vamp 12a at the bottom face.例文帳に追加

ＣＯＧ蛍光表示管は、気密外囲器１１の一部をなす透光性を有する基板１上に気密外囲器１１内から外部に延出して配線された配線導体４と、底面部に金属バンプ１２ａを有する半導体素子１２との間が、接着材中に導電粒子が均一に分散された異方性導電材１３により気密外囲器１１外で導通接続される。 - 特許庁

The CPU common part 6 of each board 2 tests the part 5 by connecting the part 5 to a manual set functioning part 4 of a back wiring board 1, also, disconnects the connection from the part 4 in the part 13 after making the part 11 confirm the set content of the part 4, changes the set content in the part 12 and tests the part 5.例文帳に追加

各回路ボード２のＣＰＵ共通部６は、設定読込部５をバックワイアリングボード１のマニュアル設定機能部４と接続させて設定読込部５の試験を行うとともに、マニュアル設定機能部４の設定内容を設定確認部に確認させた後、選択部１３にてマニュアル設定機能部４との接続を切り離し、設定変更部１２にて設定内容の変更を行って設定読込部５の試験を行う。 - 特許庁

The wiring board 10 loading the semiconductor chip 20 by flip chip connection is provided with a vent 16 where one opening 16a and the other opening 16b are opened inside and outside the loading region of the semiconductor chip 20, and one opening 16a and the other opening 16b are communicated by a communication path 16c installed by making it pass through the board 10.例文帳に追加

フリップチップ接続により半導体チップ２０を搭載する配線基板１０であって、前記半導体チップ２０の搭載領域の内外で一方の開口部１６ａと他方の開口部１６ｂとが各々開口し、前記一方の開口部１６ａと前記他方の開口部１６ｂとが、基板１０の内部を通過して設けられた連通流路１６ｃにより連通する通気孔１６が設けられていることを特徴とする。 - 特許庁

To provide a tape carrier for a semiconductor device that has small variation in cumulative pitch of external connection terminals resulting from heating during semiconductor element mounting, can be improved in connectivity with external equipment, can suppress formation of conductive foreign matters, and can suppress unstable behavior of a wiring pattern handling electric signals to the signals not to cause that, and to provide a semiconductor device using the same.例文帳に追加

半導体素子搭載時の加熱による外部接続端子の累積ピッチの変化が小さく、外部機器との接続性を向上させることができると共に、導電性異物の発生を抑制することができ、また、電気信号を取り扱う配線パターンにおいてその信号に対して不適切な挙動が起きないようにこれを抑制することができる、半導体装置用テープキャリア及びそれを用いた半導体装置を提供する。 - 特許庁

To provide a coaxial cable that is easily and freely bent by a hand without using a tool, maintains the shape keeping characteristics of a bent state thereof after bending, and also enables easy wiring work or connection work by this excellent shape keeping characteristics, while maintaining proper electrical characteristics to a high frequency signal by its considerable shielding effects to signal leakage to increase an amount of attenuation.例文帳に追加

減衰量を増大させる信号漏れ等に対するシールド効果が大で、高周波信号に対する電気的特性を良好に維持しつつ、工具等を用いることなく、手で容易かつ自由に曲げ加工を行うことができ、曲げ加工の後は、その曲げ加工状態の形状維持性に優れ、この優れた形状維持性による容易な配線作業あるいは接続作業等を可能とする同軸ケーブルを提供することにある。 - 特許庁