「cell selection」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Each switch circuit is turned on when receiving the selection signal, and connects a drain of the reference memory cell to a reference global bit line.例文帳に追加

スイッチ回路は、選択信号をそれぞれ受けてオンし、リファレンスメモリセルのドレインをリファレンスグローバルビット線にそれぞれ接続する。 - 特許庁

To provide a method and apparatus for performing acquisition, synchronization and cell selection within an MIMO-OFDM communication system.例文帳に追加

ＭＩＭＯ−ＯＦＤＭ通信システム内で取得、同期およびセル選択を行なうための方法および装置が提供される。 - 特許庁

The dummy access transistor ATRd is turned on in response to activation of column selection lines CSL1 to CSLm of a corresponding memory cell array.例文帳に追加

ダミーアクセストランジスタＡＴＲｄは、対応するメモリセル列のコラム選択線ＣＳＬ１〜ＣＳＬｍの活性化に応答してオンする。 - 特許庁

A method of memory cell selection and operation to obtain wide program bandwidth and EEPROM erase capability.例文帳に追加

本発明は、広いプログラム帯域幅及びＥＥＰＲＯＭ消去能力を得るため、メモリセルの選択及び操作方法を提供する。 - 特許庁

Thereby, the bit line selection circuit and the bit line discharge circuit can be easily arranged even when size of the memory cell is made small.例文帳に追加

これにより、メモリセルのサイズが小さくてなってもビットライン選択回路やビットライン放電回路を容易に配置することができる。 - 特許庁

Thus, countermeasures are taken against faulty read-out margins and write-in margins depending on the memory cell characteristics in this voltage selection.例文帳に追加

この電圧選択においてメモリセル特性に応じて読出マージン不良、または書込マージン不良対策を施すことができる。 - 特許庁

A first data amplifier is connected to a first memory cell specified by a selection signal obtained by pre-decoding the Y address signal and the X address signal.例文帳に追加

第１データアンプは、Yアドレス信号をプリデコードした選択信号とXアドレス信号で特定される第１メモリセルと接続する。 - 特許庁

To provide a semiconductor memory, using an NDR element, in which data destruction in a non-selection cell at write-in is prevented.例文帳に追加

書き込み時の非選択セルでのデータ破壊を防止するようにした、ＮＤＲ素子を用いた半導体記憶装置を提供する。 - 特許庁

Four picture cell data are read from memories 10 to 13 according to the ratio of enlargement and contraction under control of an address selection control unit 16.例文帳に追加

アドレス選択制御部１６の制御により、拡大縮小率に応じてメモリ１０〜１３より４つの画素データを読み出す。 - 特許庁

To provide a method and an apparatus for performing acquisition, synchronization, and cell selection within an MIMO-OFDM communication system.例文帳に追加

ＭＩＭＯ−ＯＦＤＭ通信システム内で取得、同期およびセル選択を行なうための方法および装置が提供される。 - 特許庁

Furthermore, a queue selection circuit 5 transmits output queue information of a queue selected from output queues of the cell buffer circuit 4 to the cell buffer circuit 4 on the basis of the routing information from the cell discard discrimination circuit 3 and outputs the queue information of the selected output queue from the cell buffer circuit 4 to the cell discard discrimination circuit 3.例文帳に追加

さらに、セル廃棄判定回路３からのルーティング情報によって、キュー選択回路５がセルバッファ回路４の複数の出力キューから選択した出力キューをセルバッファ回路４に送出し、かつ、セルバッファ回路４からの選択出力キューのキュー情報をセル廃棄判定回路３に出力する。 - 特許庁

A local selection gate electrode CSG partially selects memory cell transistors MT (for example, memory cell transistors MT_0 to MT_7) and then can make other memory cell transistors MT (for example, memory cell transistors MT_8 to MT_63) unselected, so that a high voltage need not be applied to the memory cell transistors MT having been made unselected.例文帳に追加

局所選択ゲート電極ＣＳＧが、部分的にメモリセルトランジスタＭＴを選択（例えばメモリセルトランジスタＭＴ_0〜ＭＴ_7）することで、その他のメモリセルトランジスタＭＴ（例えばメモリセルトランジスタＭＴ_8〜ＭＴ_63）を非選択状態にすることができ、当該非選択状態とされたメモリセルトランジスタＭＴに高電圧を与える必要がない。 - 特許庁

A decoding section outputs one selection signal corresponding to the selected reference memory cell according to the information stored in the storage section when a real memory cell is accessed, and outputs a plurality of selection signals corresponding to a plurality of reference memory cells when setting threshold voltages of a plurality of reference cell transistors.例文帳に追加

デコード部は、リアルメモリセルがアクセスされるときに、記憶部に記憶されている情報に応じて選択リファレンスメモリセルに対応する１つの選択信号を出力し、複数のリファレンスセルトランジスタの閾値電圧を設定するときに、複数のリファレンスメモリセルにそれぞれ対応する複数の選択信号を出力する。 - 特許庁

In a voltage selecting circuit 300 selecting voltage of each supply line 210-240, in both cases (read-period and write-period) in which positive or negative selection voltage is applied to a selection memory cell, one side of potential of the non-selection word voltage supply line 240 and the non-selection bit voltage supply line 220 is made fixed.例文帳に追加

各供給線２１０〜２４０の電圧を選択する電圧選択回路３００は、選択メモリセルに正又は負の選択電圧を印加するいずれの場合（リード期間とライト期間）も、非選択ワード電圧供給線２４０及び非選択ビット電圧供給線２２０の一方の電位を固定とした。 - 特許庁

Also, in a selection row, the data is written only to the memory cell corresponding to the selected source line, therefore, the disturbance to the unselected memory cell column can be reduced.例文帳に追加

また、選択行において、選択ソース線に対応するメモリセルに対して、データの書込が行なわれるだけであり、非選択列のメモリセルに対するディスターバンスを低減することができる。 - 特許庁

To provide a semiconductor memory in which no delay difference in reading timing of data is caused and a selection gate can be arranged in the pitch of a memory cell even when the size of the memory cell is micronized.例文帳に追加

データの読出しタイミングの遅延差を発生させず、メモリセルのサイズが微細化されたときにもメモリセルのピッチに選択ゲートを配置可能な半導体記憶装置を提供する。 - 特許庁

When erasing the memory cell, 1st voltage is applied to a well-area to which the memory cell to be erased belongs, and 2nd voltage is applied to the gate electrode of the selection transistor.例文帳に追加

メモリセルの消去に際して、消去するメモリセルが属するウエル領域に対して第１の電圧が印加され、選択トランジスタのゲート電極に対して第２の電圧が印加される。 - 特許庁

To relax an electric field of a gate insulating film of a selection transistor while preventing a bird's beak from being formed in a memory cell region even when a MONOS structure is used for a memory cell.例文帳に追加

メモリセルにＭＯＮＯＳ構造が用いられる場合においても、メモリセル領域にバーズビークが形成されるのを防止しつつ、選択トランジスタのゲート絶縁膜の電界を緩和する。 - 特許庁

To execute high-speed cell selection while preventing an increase in a circuit scale when combining an MIMO communication with a multi-carrier communication, to reliably improve throughput, and to expand cell coverage.例文帳に追加

ＭＩＭＯ通信とマルチキャリア通信とを組み合わせた場合に、回路規模の増大を防止しつつ高速セル選択を実行し、スループットを確実に改善してセルカバレッジを拡大すること。 - 特許庁

A selecting section 10 selects one or a plurality of signals out of four selection input signals (SIN1-SIN4) and delivers them as cell output signals to the outside of a circuit cell.例文帳に追加

選択部１０において４つの選択入力信号（ＳＩＮ１〜ＳＩＮ４）の中から１つ又は複数の信号が選択され、セル出力信号として回路セル外部に出力される。 - 特許庁

To reduce a cell selection time and a cell reselection time by eliminating duplication in monitoring a forward channel through the simultaneous processing of power measurement and demodulation of the forward channel.例文帳に追加

順方向チャンネルの電力測定と復調とを同時に処理することで、順方向チャンネルのモニターリングの重複を除去してセル選択及び再選択時間を短縮する。 - 特許庁

In response to judgment result of the being in the range decision part, adjustment of receiving decision threshold A, adjustment of cell search waiting time, selection of a base station by which cell search is performed, etc. are possible.例文帳に追加

在圏判定部の判定結果に応じて、受信判定閾値Ａやセルサーチの待ち時間を調整したり、セルサーチを行う基地局の選別を行ったりすることができる。 - 特許庁

The invention concerns a method of controlling cell idle-mode re-selection measurements in a mobile station in a mobile communication system comprising base stations where a cell is defined, and a mobile station for communicating with the base station.例文帳に追加

１つのセルを規定する基地局と、基地局と交信する移動局とを有する移動通信システムにおける移動局のセル・アイドル・モードの再選択測定の制御方法に関する。 - 特許庁

To provide a ferroelectric storage device in which a cell plate line of an adjacent ferroelectric memory cell can be made common without destructing data held in a ferroelectric capacitor in an adjacent non-selection ferroelectric memory cell.例文帳に追加

隣接非選択強誘電体メモリセル内の強誘電体キャパシタに保持されているデータを破壊することなく、隣接する強誘電体メモリセルのセルプレート線を共通にすることができる強誘電体記憶装置を提供する。 - 特許庁

Consequently, defective reading is prevented even if voltage of the non-selection word line of the first cell array is made high and over program is caused, and variation of data is prevented by lowering voltage of the non-selection word line of the second cell array and suppressing read- disturbance.例文帳に追加

その結果，第１のセルアレイの非選択ワード線の電圧を高くして，オーバープログラムが発生してもリード不良を回避するようにし，第２のセルアレイの非選択ワード線の電圧は低くして，リードディスターブを抑制してデータが変化することを回避するようにする。 - 特許庁

A block selection signal for selecting one of local blocks and an intra-block memory cell selection signal for selecting in common one of memory cells in a local block between local blocks is inputted to an AND circuit.例文帳に追加

そして、ローカルブロックの一つを選択するブロック選択信号と、ローカルブロック間で共通してローカルブロック内のメモリセルの一つを選択するブロック内メモリセル選択信号とをＡＮＤ回路の入力とする。 - 特許庁

When the memory cell is selected, a selection signal SEL for setting the first additional FET in an ON state is supplied to the gate terminal of the first additional FET/N1 through a selection signal supply line L1.例文帳に追加

メモリセルの選択時に、第１の追加ＦＥＴをオン状態とする選択信号ＳＥＬを、選択信号供給線Ｌ１によって第１の追加ＦＥＴ・Ｎ１のゲート端子に供給する。 - 特許庁

An X decoder 25 supplies voltage appropriate for processing to the two memory cell arrays of different types through the corresponding word lines in accordance with selection by the memory layer selection 26.例文帳に追加

Ｘデコーダ２５は、メモリ層選択部２６の選択にしたがって、それぞれに対応するワード線を通じて互いに異なる種類の２つのメモリセルアレイに各処理に応じた電圧を供給する。 - 特許庁

This device comprises a memory cell array, a global word line, a global decoder circuit, a local decoder circuit, and a sector selection circuit, a word line selection switch of a global decoder circuit 110 is constituted of two NMOS transistors 200 and 202.例文帳に追加

メモリセルアレイ、グローバルワードライン、グローバルデコーダ回路、ローカルデコーダ回路およびセクタ選択回路を含み、グローバルデコーダ回路１１０のワードライン選択スイッチは２つのＮＭＯＳトランジスタ２００，２０２で構成される。 - 特許庁

The writing parts 5 and 6 apply gradually-increasing gate voltages to the selection cells and write the threshold voltages to gradually increase the same until the threshold voltage of the selection cell reaches a target threshold voltage.例文帳に追加

書込み部５、６は、選択セルの閾値電圧が目標閾値電圧になるまで、選択セルへ段階的に増加するゲート電圧を印加して、閾値電圧が段階的に増加するように閾値電圧を書き込む。 - 特許庁

Also in a period between timing at which readout voltage is applied and timing at which selection voltage is applied, a gate in the memory cell to which the selection voltage is applied is in a floating state.例文帳に追加

また、前記読み出し電圧を印加するタイミングと、選択電圧を印加するタイミングとの間の期間において、前記選択電圧が印加される前記メモリセルにおけるゲートはフローティング状態である。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

An HCV full length genom replicating cell expressing a reporter gene product can be prepared by using a healed cell obtained from an HCV full length genom replicating cell as a mother cell and introducing an RNA containing a reporter gene sequence, a selection marker gene sequence and an HCV full length genom sequence.例文帳に追加

ＨＣＶ全長ゲノム複製細胞から得られた治癒細胞を親細胞として、レポーター遺伝子配列、選択マーカー遺伝子配列およびＨＣＶ全長ゲノム配列を含むＲＮＡを導入することで、レポーター遺伝子産物を発現するＨＣＶ全長ゲノム複製細胞が作製できる。 - 特許庁

A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.例文帳に追加

不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁

A selection signal to a drain selection line DSA or the like to the drain selector DS and to a source selection line SSE or the like to the source selector SS is switched, and the sub-bit line SBL is used as a drain line or a source line to a memory cell MC by switching.例文帳に追加

ドレインセレクタＤＳに対するドレイン選択線ＤＳＡ等と、ソースセレクタＳＳに対するソース選択線ＳＳＥ等に対する選択信号を切り替え、副ビット線ＳＢＬをメモリセルＭＣに対するドレイン線またはソース線として切り替えて使用する。 - 特許庁

To effectively prevent malfunction or dielectric breakdown of a selection gate transistor even when microfabrication progresses and a rate of capacity between a selection gate line and a control gate of an adjacent memory cell is increased in capacity of the selection gate line.例文帳に追加

微細化が進展し、選択ゲート線の容量において、選択ゲート線と隣接メモリセルの制御ゲートとの間の容量の占める割合が大きくなった場合であっても、選択ゲートトランジスタの誤動作又は絶縁破壊を効果的に防止することができる。 - 特許庁

In non-selection memory cell columns, each of bit lines BL and source lines SL is kept at the power source voltage VDD.例文帳に追加

非選択のメモリセル列においては、ビット線ＢＬおよびソース線ＳＬの各々は、プリチャージされた電源電圧ＶＤＤに維持される。 - 特許庁

The data read-out circuit detects voltage variation in the selection memory cell generated by a data read-out current and outputs read-out data DOUT.例文帳に追加

データ読出回路は、データ読出電流によって選択メモリセルに生じる電圧変化を検知して読出データＤＯＵＴを出力する。 - 特許庁

In read out operation, the row selecting circuit 2 supplies first voltage to a word line WLi to be connected to a selection memory cell Cij.例文帳に追加

読み出し動作では、ロウ選択回路２が、選択メモリセルＣｉｊに接続するワード線ＷＬｉに第１電圧を供給する。 - 特許庁

Thus, selection of a block corresponding to the block address signal ARi is performed for each memory cell array 11a, 11b.例文帳に追加

これにより、メモリセルアレイ１１ａ，１１ｂごとに、ブロックアドレス信号ＡＲｉに対応したブロックの選択が行われる構成となっている。 - 特許庁

The source drain regions of the respective cell transistor TC and selection transistor STE are electrically connected in approximately the same plane.例文帳に追加

セルトランジスタＴＣと選択トランジスタＳＴＥの各々の一方のソース・ドレイン領域をほぼ同一面内において電気的に接続する。 - 特許庁

To provide a manufacturing method for forming a shallow diffusion layer between a cell transistor and a selection gate transistor while miniaturizing an element.例文帳に追加

素子の微細化を図りつつ、セルトランジスタと選択ゲートトランジスタとの間に浅い拡散層が形成できる製造方法を提供する。 - 特許庁

To provide a semiconductor storage that reduces the area of a row selection circuit and eliminates the influence of exposure, etching, or the like in manufacture for variations in the shape of a memory cell.例文帳に追加

行選択回路の小面積化と製造時の露光、エッチング等の影響を解消する半導体記憶装置を実現する。 - 特許庁

A multiplexing section 119 multiplexes cell selection information and transmitted data and also multiplexes receiving SIR information and the transmitted data.例文帳に追加

多重部１１９は、セル選択情報と送信データとを多重するとともに、受信ＳＩＲ情報と送信データとを多重する。 - 特許庁

To reduce an influence of an upper layer metal wiring pitch for pile driving to a pitch of gate wiring of a selection transistor included in a memory cell.例文帳に追加

メモリセルに含まれる選択トランジスタのゲート配線のピッチに対する上層の杭打用金属配線ピッチの影響を低減する。 - 特許庁