「cell selection」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An objective cell for programming is a device which is on the left side of an intersection of a selection control line CGn+1, a selection bit line BLn+1 and a selection word line WLn.例文帳に追加

プログラミングの目標セルは、選択制御線ＣＧｎ＋１と選択ビット線ＢＬｎ＋１と選択ワード線ＷＬｎとの交差点における左側のデバイスである。 - 特許庁

To provide a nonvolatile semiconductor storage device for checking both a selection voltage value and a non-selection voltage value of a cell with high accuracy, and ensuring a selection gate voltage value.例文帳に追加

セルの選択電圧値、非選択電圧値の両方を精度良く確認し、選択ゲート電圧値を保証する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a cell selection method that can maximally reduce power consumption of a mobile station and selects a cell having the highest communication quality as an in-zone cell.例文帳に追加

移動局の消費電力が極力少なくできて、通信品質が最も高いセルを在圏セルとして選択するセル選択法を提供する。 - 特許庁

Cell selection circuits 2, 3 are operative to select from the memory cell array MA a memory cell MC whose data is to be read, and to select from the reference cell array RA a reference cell RA at a position corresponding to a position of the memory cell MC selected in the memory cell array MA.例文帳に追加

セル選択回路２，３は、メモリセルアレイＭＡの中からデータを読み出すメモリセルＭＣを選択すると共に参照セルアレイＲＡの中からメモリセルアレイＭＡにおける選択されたメモリセルＭＣの位置に対応する位置の参照セルＲＡを選択する。 - 特許庁

A memory cell array of a NAND type flash memory is divided into a first cell array and a second cell array, at reading, first voltage is applied to a non-selection word line of the first cell array, second voltage being lower than the first voltage is applied to a non-selection word line of the second cell array.例文帳に追加

NAND型のフラッシュメモリのメモリセルアレイを，第１のセルアレイと第２のセルアレイとに分割し，リード時において，第１のセルアレイの非選択ワード線には第１の電圧を印加し，第２のセルアレイの非選択ワード線には第１の電圧より低い第２の電圧を印加することを特徴とする。 - 特許庁

To properly detect high-speed movement of a mobile communication terminal so as to revise a cell re-selection criterion.例文帳に追加

高速で移動していることを適切に検出し、セル再選択基準を変更する。 - 特許庁

The selection transistor SGD is connected between the end of the memory cell group and a bit line BL.例文帳に追加

選択トランジスタＳＧＤはメモリセル群の一端とビット線ＢＬ間に接続される。 - 特許庁

To improve a read margin by increasing the degree of freedom of selection of a reference cell.例文帳に追加

参照セルの選択の自由度を向上させることで、読み出しマージンを向上する。 - 特許庁

To improve reliability of a semiconductor device having a vertical transistor for memory cell selection.例文帳に追加

メモリセル選択用の縦型トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁

A radio control part 13 executes cell selection processing corresponding to the set operation mode.例文帳に追加

無線制御部１３は設定された動作モードに対応するセル選択処理を実行する。 - 特許庁

An air gap exists between the sidewall film of the end memory cell and the sidewall film of the selection transistor.例文帳に追加

端部メモリセルの側壁膜と選択トランジスタの側壁膜との間に空隙がある。 - 特許庁

The cell separation part 30 separates a cell when the cell satisfies a selection condition based on the cell information determined by the cell measuring part 20 and a selection condition set to select a specific kind of cell such as cancer cell, and returns the other cells into the body through the external circulation system 10.例文帳に追加

細胞分離部３０は、細胞測定部２０で測定された細胞情報、及び癌細胞などの特定種類の細胞を選別するために設定された選別条件に基づいて、細胞が選別条件を満たす場合にその細胞を分離させ、それ以外の細胞を体外循環系１０を介して体内に戻すようにする。 - 特許庁

Stored data is read from a selection memory cell based on comparison of a data read result performed respectively before and after the prescribed magnetic field is applied to the selection memory cell making memory cell groups coupled to the same strap as an object.例文帳に追加

同一ストラップに結合されたメモリセル群を対象とする、選択メモリセルへ所定磁界が印加される前後のそれぞれに実行されるデータ読出結果の比較に基づいて、選択メモリセルから記憶データが読出される。 - 特許庁

A wireless access network apparatus in a mobile communication system includes a first cell identifier selection means for selecting an identifier indicating a first cell identifier, a second cell identifier selection means for selecting an identifier indicating a second cell identifier and a peripheral cell information generation means for storing the first cell identifier and the second cell identifier and preparing peripheral cell information.例文帳に追加

移動通信システムにおける無線アクセスネットワーク装置は、第一セル識別子を示す識別子を選択する第一セル識別子選択手段と、第二セル識別子を示す識別子を選択する第二セル識別子選択手段と、前記第一セル識別子と第二セル識別子を格納し、周辺セル情報を作成する周辺セル情報生成手段とを備える。 - 特許庁

When both coincide, the CELL is reproduced under shifting to the next PCG according to the selection content 'select' in the selection history data.例文帳に追加

一致すると、選択履歴データ中の選択内容ｓｅｌｅｃｔに従って次のＰＣＧへ移行しつつ、ＣＥＬＬが再生される。 - 特許庁

To realize preventing disturbance of a nonvolatile cell to which drain voltage of a selection cell is applied, with a method being suitable for low voltage operation.例文帳に追加

選択セルのドレイン電圧が印加される非選択セルのディスターブ帽子を、低電圧動作に適した方法で実現する。 - 特許庁

A redundancy selection circuit 300 stores addresses of defective cells using the same flash EEPROM cell as a main cell array 200.例文帳に追加

リダンダンシ選択回路３００はメインセルアレイ２００と同一のフラッシュＥＥＰＲＯＭセルを用いて欠陥セルのアドレスを貯える。 - 特許庁

A source of an adjacent memory cell MC3 is clamped to fixed potential by a second selection transistor TRs4, and 0 v is applied to a source of an adjacent memory cell MC1 by a bit line selection transistor TRd0.例文帳に追加

隣接するメモリセルMC3のソースは、第２の選択トランジスタTRs4によって一定電位にクランプされ、隣接するメモリセルMC1のソースは、ビット線選択トランジスタTRd0によって0vに印加される。 - 特許庁

The gate electrode of the selection transistor in the first memory cell is connected to a first gate line, and the gate electrode of the selection transistor in the second memory cell is connected to a second gate line.例文帳に追加

第一のメモリセルにおける選択トランジスタのゲート電極は、第一のゲート線に接続され、第二のメモリセルにおける選択トランジスタのゲート電極は、第二のゲート線に接続される。 - 特許庁

A data input and output circuit includes a plurality of first selection circuits and second and third selection circuits to input data to a memory cell array or output data read from the memory cell array.例文帳に追加

データ入出力回路は、複数の第１選択回路、および第２、第３選択回路を有し、メモリセルアレイにデータを入力し、またはメモリセルアレイから読み出したデータを出力する。 - 特許庁

A data line voltage in accordance with stored data of the selection memory cell is transmitted to the node N1 by the switch circuit 110, a data line voltage when the selection memory cell stores '1' data is transmitted to the node N2, and a data line voltage when the selection memory cell stores '0' data is transmitted to the node N3.例文帳に追加

スイッチ回路１１０によって、ノードＮ１へは、選択メモリセルの記憶データに応じたデータ線電圧が伝達され、ノードＮ２へは、選択メモリセルが“１”データを記憶したときのデータ線電圧が伝達され、ノードＮ３へは、選択メモリセルが“０”データを記憶したときのデータ線電圧が伝達される。 - 特許庁

When a cell selection is executed (ST2), the mobile station 20 relates the new serving cell C3 with a previous serving cell C2 (C3:{C2}) and stores it in the adjacent list NL-A (ST3).例文帳に追加

セル選択を実行するとき（ＳＴ２）、移動局２０は新たな主セルＣ３を前の主セルＣ２と関連付け（Ｃ３：｛Ｃ２｝）近隣リストＮＬ−Ａに格納する（ＳＴ３）。 - 特許庁

When it is judged that the reception quality of the control signal is less than a prescribed threshold, a cell evaluation part 35A performs cell re-selection processing before the lapse of the cell evaluation period.例文帳に追加

セル評価部３５Ａは、制御信号の受信品質が所定閾値以下であると判定された場合には、セル評価期間の経過を待たずにセル再選択処理を行う。 - 特許庁

A cell selection part 107 performs magnitude comparison of the channel capacity of the connection cell and the channel capacity of the observation cell, and make a base station device of the cell whose channel amount is larger a base station device of a communications partner.例文帳に追加

セル選択部１０７は、接続セルのチャネル容量および観測セルのチャネル容量を大小比較し、チャネル容量が大きいセルの基地局装置を通信相手の基地局装置とする。 - 特許庁

A selection cell abort function 20 (SSA) is provided to a pre-stage of a buffer for warranting the frequency band.例文帳に追加

帯域保証用のバッファの前段には、選択セル廃棄機能２０（ＳＳＡ）が設けらる。 - 特許庁

On a gate of read selection switch SW of the data cell, a read word line RWL(i) is connected.例文帳に追加

データセルのリード選択スイッチＳＷのゲートには、リードワード線ＲＷＬ（ｉ）が接続される。 - 特許庁

WIRELESS BASE STATION CONTROL STATION, MOBILE COMMUNICATION SYSTEM, AND PRIORITY CELL SELECTION METHOD USED FOR THE SAME例文帳に追加

無線基地制御局、移動体通信システム及びそれらに用いる優先セル選択方法 - 特許庁

MRAM DEVICE USING MAGNETIC FIELD BIAS FOR SUPPRESSING UNINTENDED SWITCHING OF SEMI-SELECTION MEMORY CELL例文帳に追加

半選択メモリ・セルの意図しない切換を抑制するために磁界バイアスを使用するＭＲＡＭ装置 - 特許庁

In a case except this case, the data latched in the latch circuit L1 is written into only the selection cell.例文帳に追加

これ以外の場合には、選択セルにのみラッチ回路Ｌ１にラッチされているデータを書き込む。 - 特許庁

A memory cell is provided with a selection gate 6 and a memory gate 8 arranged on one side face of it.例文帳に追加

メモリセルは、選択ゲート６とその一方の側面に配置されたメモリゲート８とを有している。 - 特許庁

Thus, the cell transistors can be driven in synchronization with the driving of the selection transistors without forming a specific driver for the cell transistors.例文帳に追加

これにより、セルトランジスタ用の特別なドライバを形成することなく、セルトランジスタを、選択トランジスタの駆動タイミングに同期して駆動できる。 - 特許庁

In a mode of reading the tune information, selection of memory cell and data read are performed in a double twin cell mode, and storage information of the two twin cells is read.例文帳に追加

チューン情報読出モード時、ダブルツインセルモードでメモリセルの選択およびデータ読出を行い、２つのツインセルの記憶情報を読出す。 - 特許庁

The fuel cell system includes a fuel cell stack 10, a selection means 20, a determination means 80, and a current-carrying means 30.例文帳に追加

本発明の燃料電池システムは、燃料電池スタック１０、選択手段２０、判断手段８０、および通電手段３０を有する。 - 特許庁

To prevent the occurrence of a current spike flowing across the storage element of a memory cell having an OTS selector during the selection of the memory cell.例文帳に追加

メモリセルを選択する際に、ＯＴＳセレクタを有するメモリセルの記憶素子を流れる電流スパイクが発生するのを回避させる。 - 特許庁

To appropriately perform selection of an appropriate cell and a cell movement under environment where HSDPA corresponding cells and HSDPA non-corresponding cells are mixed.例文帳に追加

ＨＳＤＰＡ対応セルと、ＨＳＤＰＡ非対応セルが混在する環境において、適切なセルの選択及びセル移動を行う。 - 特許庁

An interval between a gate electrode MG of a memory cell and a selection gate electrode SG1 of the selection gate transistor is larger than an interval between the gate electrodes MG, and an interval between the selection gate electrode SG1 and a selection gate electrode SG2 of the selection gate transistor is larger than the interval between the gate electrode MG and the selection gate electrode SG1.例文帳に追加

メモリセルのゲート電極ＭＧと選択ゲートトランジスタの選択ゲート電極ＳＧ１との間隔はゲート電極ＭＧ間の間隔より広く、選択ゲート電極ＳＧ１と選択ゲートトランジスタの選択ゲート電極ＳＧ２との間隔はゲート電極ＭＧと選択ゲート電極ＳＧ１との間隔より広い。 - 特許庁

The memory is provided with a dielectric memory cell array 2 having a plurality of ferroelectric memory cells 25, an SRAM cell array having a plurality of SRAM cells 18, and a selection control circuit 5 disposed separately from the ferroelectric memory cell array 2 and the SRAM cell array 1 to control the selection of the ferroelectric memory cell array 2 and the SRAM cell array 1.例文帳に追加

このメモリは、複数の強誘電体メモリセル２５を有する強誘電体メモリセルアレイ２と、複数のＳＲＡＭセル１８を有するＳＲＡＭセルアレイ１と、強誘電体メモリセルアレイ２およびＳＲＡＭセルアレイ１とは別個に設けられ、強誘電体メモリセルアレイ２およびＳＲＡＭセルアレイ１の選択を制御する選択制御回路５とを備えている。 - 特許庁

A first memory cell provided with a first selection transistor and a first memory capacitor and a second memory cell provided with a second selection transistor and a second memory capacitor are provided, the first selection transistor is an n-type channel transistor, the second selection transistor is a p-type transistor, and the memory cell is formed in an SOI board having an insulation layer.例文帳に追加

第１の選択トランジスタと第１のメモリキャパシタを備えた第１のメモリセルと、第２の選択トランジスタと第２のメモリキャパシタを備えた第２のメモリセルを設け、前記第１の選択トランジスタはｎ形チャネルトランジスタであり、前記第２の選択トランジスタはｐ形チャネルトランジスタであり、前記メモリセルは、絶縁層を有したＳＯＩ基板内に形成する。 - 特許庁

A comparison and determination unit 108, based on the reception qualities of the self-cell and peripheral cells measured by the measurement control unit 107, selects a cell for reconnection destination from among the self-cell and peripheral cells, and executes the selection algorithm for a reconnection destination cell at a predetermined time after starting the selection algorithm for the reconnection cell.例文帳に追加

比較判定部１０８は、測定制御部１０７により測定した自セル及び周辺セルの受信品質に基づいて、再接続先セルの選択アルゴリズムの開始後の所定時間において、自セル及び周辺セルの中から再接続先のセルを選択して再接続セルの選択アルゴリズムを実行する。 - 特許庁

A memory cell 1 is a nonvolatile memory cell having a single-layer polysilicon structure, and is provided with a selection transistor T1 connected to a word line SWL, a cell transistor T2 connected to the selection transistor T1 in series, and a capacitor C1 connected to a gate of the cell transistor T2.例文帳に追加

メモリセル１は、単層ポリシリコン構造を有する不揮発性のメモリセルであり、ワード線ＳＷＬに接続された選択トランジスタＴ１と、該選択トランジスタＴ１に直列に接続されたセルトランジスタＴ２と、該セルトランジスタＴ２のゲートに接続されたキャパシタＣ１とを備える。 - 特許庁

One or both of the first selection transistor and the second section transistor for selecting the arranged memory cell transistor may be formed of the memory cell transistors functioning as the selection gates.例文帳に追加

配列されたメモリセルトランジスタを選択する、第1の選択トランジスタ、第2の選択トランジスタのいずれか一方或いは両方が、選択ゲートとして機能するメモリセルトランジスタによって形成されていてもよい。 - 特許庁

A drain of each memory cell Ma0-Ma3 is connected to a first selection gate TS1 through a sub-bit line SBL0, a drain of the dummy cell DMa0 also is connected to the first selection gate TS1.例文帳に追加

各メモリセルＭａ０〜Ｍａ３のドレインは副ビット線ＳＢＬ０を介して第１の選択ゲートＴＳ１と接続され、ダミーセルＤＭａ０のドレインも第１の選択ゲートＴＳ１と接続されている。 - 特許庁

Each memory cell portion 11 comprises a selection transistor 21 and two memory transistors 21 and 23 formed on both sides of the selection transistor 21.例文帳に追加

各メモリセル部１１は、選択トランジスタ２１と、選択トランジスタ２１の両側方にそれぞれ形成された２つのメモリトランジスタ２１、２３を有している。 - 特許庁

The liquid crystal shutter spectacles 3 include a drive circuit 33 and a cell 34 for driving the selection part 31 for a left eye and the selection part 32 for a right eye.例文帳に追加

この液晶シャッター眼鏡３は、左目用選択部３１及び右目用選択部３２を駆動させる駆動回路３３及び電池３４を備える。 - 特許庁

To prevent a short-circuit in a selection transistor and a peripheral circuit while providing a space between adjacent memory cells and between the memory cell and the selection transistor.例文帳に追加

隣接するメモリセル間およびメモリセルと選択トランジスタとの間に間隙を設けつつ、選択トランジスタおよび周辺回路における短絡を抑制する。 - 特許庁