「cell selection」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To sufficiently boost the potential of a word line of a non-selection block without scaling a memory cell in a NAND flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、メモリセルのスケーリングによらず、非選択ブロックのワード線の電位を十分に昇圧できるようにすることを最も主要な特徴としている。 - 特許庁

A selection gate line SGS in the source side is arranged, against the cell word line WL0 neighboring thereto, keeping at least the distance of "C=n*A+(n-1)B, an integer of n≥2".例文帳に追加

ソース側の選択ゲートラインＳＧＳは、これに隣接するセルワードラインＷＬ０との間に、少なくとも“Ｃ＝ｎ＊Ａ＋（ｎ−１）Ｂ，ｎ≧２の整数”の距離を有して配置されている。 - 特許庁

On the other hand, write data line pairs WDL and /WDL are arranged by each of the eight memory cell arrays and the column selection in data writing is performed by eight sub-write activation lines SWRL.例文帳に追加

一方、ライトデータ線対ＷＤＬ，／ＷＤＬは、８個のメモリセル列ごとに配置され、データ書込におけるコラム選択は、８本のサブライト活性化線ＳＷＲＬによって行なわれる。 - 特許庁

To provide a storage device in which useless power consumption does not occur in memory cell selection and to provide a storage device which attains operation acceleration and which can be made small and inexpensive.例文帳に追加

メモリセルの選択において無用な電力消費が生じない記憶装置を提供し、さらに、動作の高速化と小型化、低コスト化とを図ることが可能な記憶装置を提供する。 - 特許庁

Also, the additional information can be reduced since only the addition of DC compensation flag information F(k) is just enough, which shows the selection of the multi-valued random number sequence for every cell of at least from hundreds to thousands units.例文帳に追加

また、少なくとも数百から数千単位のセル毎に多値乱数列の選択を示すＤＣ補正フラグ情報Ｆ（ｋ）を付加すれば良いので、付加情報を少なくできる。 - 特許庁

To simplify selection of an I/O line, and to prevent increment of area of a memory cell array, with respect to a semiconductor device which uses an open bit line system and can switch the number of I/O.例文帳に追加

オープンビット線方式を用いたＩ／Ｏ数が切り替え可能な半導体装置において、Ｉ／Ｏ線の選択が単純化するとともに、メモリセルアレイの面積増大を防止する。 - 特許庁

To select even a PLMN, without sharing an RAN, while reducing time required for cell search and waste of power even when selecting a PLMN by a manual network selection mode.例文帳に追加

手動ネットワーク選択モードによりＰＬＭＮを選択する場合においても、セルサーチに要する時間及び電力の浪費を軽減しつつ、ＲＡＮを共有しないＰＬＭＮも選択すること。 - 特許庁

Source lines (SL0-SL3) arranged correspondingly to memory cell columns are driven by source line drivers (SLDR0, SLDR1) in accordance with read column selection signals (CSLR0, CSLR1).例文帳に追加

メモリセル列に対応して配置されるソース線（ＳＬ０−ＳＬ３）を、読出列選択信号（ＣＳＬＲ０，ＣＳＬＲ１）に従ってソース線ドライバ（ＳＬＤＲ０，ＳＬＤＲ１）で駆動する。 - 特許庁

The selection of these single-cell halftone screens is determined by identifying combinations of four of the halftone cells which satisfy moire-free conditions provided in the respective frequency equations.例文帳に追加

それらの単一セルハーフトーンスクリーンの選択は、対応する周波数方程式で与えられたモアレフリー条件を満たす４つのハーフトーンセルの組合せを識別することによって決定される。 - 特許庁

According to the programming method of the NAND flash memory device of the invention, a selection transistor is programmed by a thermal electron injection system, and a selected memory cell is programmed by using F-N tunneling.例文帳に追加

本発明のＮＡＮＤフラッシュメモリ装置のプログラム方法は、選択トランジスタを熱電子注入方式でプログラムし、選択されたメモリセルをＦ−Ｎトンネルリングを用いてプログラムする。 - 特許庁

At the time of read-out of data, a data line DIO receives the supply of a data read-out current Is from a data read-out current supply circuit 105, and is coupled electrically to a selection memory cell.例文帳に追加

データ読出時において、データ線ＤＩＯは、データ読出電流供給回路１０５からデータ読出電流Ｉｓの供給を受けて、選択メモリセルと電気的に結合される。 - 特許庁

As a charge/ discharge current is not caused in bit lines BL corresponding to the non-selection memory cell columns which does not contribute directly to read-out of data, power consumption at the time of read-out of data can be reduced.例文帳に追加

データ読出に直接寄与しない、非選択のメモリセル列に対応するビット線ＢＬに充放電電流が生じないので、データ読出時の消費電力を低減できる。 - 特許庁

To obtain an semiconductor device which reduces a leak current by properly controlling a potential of a bit line with respect to a memory cell using a selection transistor with a floating body structure.例文帳に追加

フローティングボディ構造の選択トランジスタを用いたメモリセルに対し、ビット線の電位を適切に制御することによりリーク電流を抑制可能な半導体装置を実現する。 - 特許庁

The second selection circuit inputs an output signal outputted from the internal circuit to the external circuit and a calculation signal calculated on the basis of a result data signal stored in the storage cell.例文帳に追加

第２選択回路は、内部回路から外部回路に出力される出力信号と、記憶素子に記憶される結果データ信号に基づいて演算される演算信号とを入力する。 - 特許庁

The driver is constituted so that a potential having a same code as that of a potential impressed on the gate of the selection gate transistor is impressed on a control gate of the cell transistor at the read-out operation.例文帳に追加

上記ドライバは、読み出し動作時に、上記選択ゲートトランジスタのゲートに印加される電位と同符号の電位を上記セルトランジスタの制御ゲートに印加するように構成されている。 - 特許庁

One end of each of the bit lines is connected to a data bus RDB1 or RDB2 via a reading selection gate 65 for transmitting read data from the selected memory cell when the data are read.例文帳に追加

各ビット線の一端は、データ読出時に選択メモリセルからの読出データを伝達するための読出選択ゲート６５を介して、データバスＲＤＢ１またはＲＤＢ２と接続される。 - 特許庁

To mitigate an occurrence frequency of unnecessary communication with a base station by excluding a base station which is previously confirmed to be actually incapable of performing communication from candidates of cell re-selection.例文帳に追加

実際には通信が不可能であるとあらかじめ判明している基地局をセル再選択の候補から除外することにより、不要な基地局との通信の発生頻度を軽減する。 - 特許庁

The address selection part selects the received logic address or a spare block address received from the defective block mapping register part as a physical address and output it to the memory cell array part.例文帳に追加

アドレス選択部は、受信された論理的アドレス又は不良ブロックマッピングレジスター部から受信される予備ブロックアドレスを物理的アドレスとして選択してメモリセルアレイ部に出力する。 - 特許庁

A column selection circuit 10 includes m word line drivers for driving word lines WL prepared for every memory cell disposed in an m×n matrix (m and n are natural numbers).例文帳に追加

行選択回路１０は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置されたメモリセルの行ごとに設けられたワードラインＷＬを駆動するｍ個のワードラインドライバを含む。 - 特許庁

An address selection circuit selects a static type memory cell in the memory array and a signal transmission path between the memory array and the data I/O circuit.例文帳に追加

アドレス選択回路は、上記メモリアレイにおける上記スタティック型メモリセルの選択及び上記メモリアレイと上記データ入出力回路との間の信号伝達経路の選択を行う。 - 特許庁

A memory core has a plurality of memory cells and sequentially outputs data read from the memory cell corresponding to the internal address in response to activation of a column selection signal at the burst read operation.例文帳に追加

メモリコアは、複数のメモリセルを有し、バースト読み出し動作時に、コラム選択信号の活性化に応答して内部アドレスに対応するメモリセルから読み出されたデータを順次出力する。 - 特許庁

The method includes steps of: performing an RRC Connection procedure; and resetting or re-establishing a lower layer protocol entity for SRBs (Signalling Radio Bearers) when a cell re-selection occurs.例文帳に追加

方法は、ＲＲＣ接続プロセスを実行する段階と、セル再選択の発生時にＳＲＢ（シグナリング無線ベアラ）に対応する下位層プロトコルエンティティーをリセットか再確立する段階とを含む。 - 特許庁

To make an arrangement interval between a gate electrode MG of a memory cell transistor and a gate electrode SG of a selection gate transistor narrow through fine pattern formation of the gate electrodes MG and SG.例文帳に追加

メモリセルトランジスタのゲート電極ＭＧと選択ゲートトランジスタのゲート電極ＳＧとの微細パターン形成で、ゲート電極ＭＧ−ＳＧ間の配置間隔を狭くできるようにする。 - 特許庁

A data bus DB pre-charged at pre-charge voltage Vpr before read-out of data is coupled electrically to the same voltage as the pre-charge voltage Vpr through a selection memory cell at the time of read-out of data.例文帳に追加

データ読出前にプリチャージ電圧ＶｐｒにプリチャージされたデータバスＤＢは、データ読出時に選択メモリセルを介して、プリチャージ電圧Ｖｐｒと同一の電圧と電気的に結合される。 - 特許庁

A resistance value at the time of write-in operation is set to a large value and a source potential is floated, a sub-threshold leak current of a non-selection cell is decreased, and write-in drain disturbance tolerance is improved.例文帳に追加

書き込み動作時の抵抗値を大きく設定してソース電位を浮かせ、非選択セルのサブスレッショルドリーク電流を減少させて書き込みドレインディスターブ耐性を向上させる。 - 特許庁

It is equipped with a core selection means for selection of arbitrary number of cores to perform data writing/erasing, performs writing data to a selected memory cell in a selected core based on a write command, and performs data erase of the selected block in the selected core based on an erase command.例文帳に追加

データ書き込み／消去を行うために任意個数のコアを選択するコア選択手段を備え、書込みコマンドに基づいて選択されたコア内の選択されたメモリセルにデータ書き込みを行い、消去コマンドに基づいて選択されたコア内の選択されたブロックのデータ消去を行う。 - 特許庁

A control part 1 outputs a selection signal #1 determined from the positional relation of microcells including the i particle in the basic cell, and an arithmetic part 7 adds or subtracts the value of the storage part 2 for the value of the storage part 3 based on the selection signal #1 and stores the value in a storage part 4.例文帳に追加

次に、制御部１は、基本セル中におけるｉ粒子を含む微小セルの位置関係から決定される選択信号＃１を出力し、演算部７は、選択信号＃１を基に、記憶部３の値に対し記憶部２の値を加算または減算し、その値を記憶部４に記憶させる。 - 特許庁

A memory cell 11 of this ferroelectric memory is provided with a N channel MOS transistor 12 being a selection transistor, a ferroelectric capacitor 13, a node 14 between the selection transistor 12 and the ferroelectric capacitor 13, and a resistor 15 for short-circuiting connection of the node 14 and a plate line.例文帳に追加

本発明の強誘電体メモリのメモリセル１１は、選択トランジスタであるＮチャンネルＭＯＳトランジスタ１２、強誘電体キャパシタ１３、選択トランジスタ１２と強誘電体キャパシタ１３間のノード１４、ノード１４とプレート線ＰＬ間をショートするための抵抗１５を備えている。 - 特許庁

An address pattern is automatically controlled according to the external redundancy detection signal Sorda, and operational characteristics in a transition area between a normal memory cell selection state and a redundancy address selection state are intensively inspected, and consequently product management can efficiently and surely be carried out.例文帳に追加

また、外部冗長アドレス検知信号Ｓｏｒｄａに応じてアドレスパターンを自動制御し、通常メモリセル選択状態−冗長アドレス選択状態間の遷移領域における動作特性を集中して検査することにより、製品管理を効率的かつ確実に実施することができる。 - 特許庁

In the switching part 3, at the time of receiving the intra-device cell in a control cell reception circuit 33, a routing information updating circuit 34 refers to routing changeover information 32 based on the intra-device duplex number and the selection system information and updates the routing table 35.例文帳に追加

スイッチング部３は装置内セルを制御セル受信回路３３で受信すると、ルーティング情報更新回路３４が装置内二重化番号及び選択系情報を基にルーティング切替情報３２を参照し、ルーティングテーブル３５の更新を行っている。 - 特許庁

The gate voltage switch circuit 15 supplies, through a row decoder 20, a word line voltage VWL (= voltage VrtminL) outputted by the data read-out gate voltage generating circuit 70 to a word line WL to which a selection memory cell belonging to a memory cell 30 is connected.例文帳に追加

ゲート電圧スイッチ回路１５は，データ読み出しゲート電圧発生回路７０が出力するワード線電圧ＶＷＬ（＝電圧ＶｒｔｍｉｎＬ）をロウデコーダ２０を介して，メモリセル３０に属する選択メモリセルが接続されているワード線ＷＬに供給する。 - 特許庁

The selection circuit 5 is provided with a first switch for switching between connection and nonconnection of a first bit line pair connected to a memory cell column belonging to the block 7a of the array part 7 to a second bit line pair connected to a memory cell column belonging to a block 7b.例文帳に追加

そして、選択回路５において、アレイ部７のブロック７ａに属するメモリセル列に接続された第１のビット線対を、ブロック７ｂに属するメモリセル列に接続された第２のビット線対に接続するか否かを切り換える第１のスイッチを設ける。 - 特許庁

A plurality of sense amplifiers (3, 4) are provided at a selection bit line, a remaining current (Irmn) corresponding to a current flowing in a memory cell and a reference current Iref being reference of threshold voltage of this memory cell are supplied to this sense amplifiers, and the current (Irmn) and the current Iref are sensed.例文帳に追加

選択ビット線に複数のセンスアンプ（３，４）を設け、このセンスアンプに対しメモリセルを流れる電流に対応する残存電流（Ｉｒｍｎ）とこのメモリセルのしきい値電圧の基準となる基準電流Ｉｒｅｆとを供給しこれらの電流をセンスする。 - 特許庁

Bit lines BL and /BL corresponding to a selected column are pulled down to ground voltage Vss through respectively one of a selected MTJ memory cell and a dummy memory cell DMC and pulled up to power voltage Vcc2 through a read drive selection gate RCDG.例文帳に追加

選択列に対応するビット線ＢＬおよび／ＢＬは、選択されたＭＴＪメモリセルおよびダミーメモリセルＤＭＣの一方ずつを介して、接地電圧Ｖｓｓにプルダウンされるとともに、リードドライブ選択ゲートＲＣＤＧを介して電源電圧Ｖｃｃ２にプルアップされる。 - 特許庁

The phase change memory device is provided with a memory cell block, a plurality of global bit lines, and bit line selection circuits connecting alternately a plurality of local bit lines to corresponding global bit lines out of the plurality of global bit lines at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、メモリセルブロック、複数本のグローバルビットライン、及びメモリセルブロックの上端及び下端で複数本のローカルビットラインを複数本のグローバルビットラインのうち対応するグローバルビットラインに交互に連結させるビットライン選択回路を備える。 - 特許庁

A program section 30 assigns any one of a signal of logic value "0", a signal of logic value "1", and cell input signals (C, /C, D, E, F), respectively, to the plurality of selection input signals (SIN1-SIN4) at the selecting section 10 depending on the logical function of the circuit cell.例文帳に追加

そしてプログラム部３０では、選択部１０の複数の選択入力信号（ＳＩＮ１〜ＳＩＮ４）それぞれに対し、論理値「０」の信号、論理値「１」の信号、セル入力信号（Ｃ，／Ｃ，Ｄ，Ｅ，Ｆ）の何れか１つが、回路セルの論理機能に応じて割り当てられる。 - 特許庁

As current values (I1+I2) and (I3+I4) flowing from respective data line to a load element are the same at any time, potential difference between data lines is amplified by time accumulation of difference of a current value of a selection memory cell and a current value of a memory cell for reference.例文帳に追加

それぞれのデータ線から負荷素子へ流れる電流値（Ｉ１＋Ｉ２）と（Ｉ３＋Ｉ４）は、どの時点でも同じになるので、データ線対間の電位差は選択メモリセルの電流値と参照用メモリセルの電流値の差分の時間累積によって増幅される。 - 特許庁

A semiconductor memory device is provided with a cell array in which memory cells storing resistance values set reversibly as data are arranged, a sense amplifying circuit performing red-out/write-in of data of selection memory cells of a cell array, and a driving circuit generating voltage pulse for writing data.例文帳に追加

半導体記憶装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、セルアレイの選択メモリセルのデータを読み出し／書き込みを行うセンスアンプ回路と、データ書き込み用の電圧パルスを発生する駆動回路を備える。 - 特許庁

The threshold voltage is set so as to keep in required distribution from one direction for the write selection nonvolatile memory cells in write processing for the rewriting unit using write verify voltage, for a result of write processing, for example, stored information is read out from the nonvolatile memory cell of write selection and non-write selection of the rewriting unit using upper or lower discriminating voltage.例文帳に追加

書換え単位に対する書込み処理において書込み選択の不揮発性メモリセルに対して、書込みベリファイ電圧を用いて、その閾値電圧を一方向から所要の分布に収めるように設定し、書込み処理の結果に対して例えば上裾判定電圧を用いて書換え単位の書込み選択及び書込み非選択の不揮発性メモリセルから記憶情報を読み出す。 - 特許庁

This semiconductor memory is provided with a memory cell array in which memory strings including selection transistors and plural memory cells which are coupled with the transistors and have electric charge catching circuits in gate insulating films respectively are arranged in a matrix shape and a bias circuit 12 which supplies a prescribed potential to gates of memory cells to be coupled with nonselected selection transistors when selection transistors are nonselected.例文帳に追加

選択トランジスタ、およびこの選択トランジスタに結合され、それぞれがゲート絶縁膜中に電荷捕獲回路を有する複数のメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、選択トランジスタが非選択のときに、この非選択な選択トランジスタに結合されるメモリセルのゲートに、所定の電位を供給するバイアス回路１２とを具備することを特徴としている。 - 特許庁

The methods simplify conventional treatment processes widely, shorten the time required for the execution of the same, and also provide a new method for research e.g. the selection of the cell producing a specific protein or an antisense oligonucleotide, the production of the cell line expressing the multiple number of proteins, the production of the knock out cell line for ≥1 protein, etc.例文帳に追加

この方法は、従来の処理過程を格段に簡単化し、その実行に必要な時間を短縮し、かつ、新規の研究法、例えば、ある特定のタンパク またはアンチセンスオリゴヌクレオチドを生成する細胞の選択、複数タンパクを発現する細胞系統の生成、一つ以上のタンパクをノックアウトされた細胞系統の生成等の新規研究法をも提供する。 - 特許庁

To provide an electrode catalyst for a fuel electrode of a low temperature fuel cell, which is excellent in resistance to CO poisoning in a fuel electrode of a low temperature fuel cell easy to incur catalyst poison such as CO gas, high in freedom of selection of a second component and useful from the viewpoints of price and production, and a low temperature fuel cell making use of this electrode catalyst.例文帳に追加

ＣＯガスなどによる触媒被毒を受けやすい低温型燃料電池の燃料極において、耐ＣＯ被毒性に優れると共に第２成分の選択自由度が高く、価格的にも製造面でも有利な低温型燃料電池の燃料極用電極触媒およびこのものを用いた低温型燃料電池を提供する。 - 特許庁

Then in the case that the image drawing means draws an image, a cell generating means consisting of a triangular wave oscillator 22, a selection circuit 23 and a triangular wave selecting signal generator 24 change triangular waves 27 to 29 depending on a code of the attached information to change the size of the cell and the image drawing means draws a pixel in the generated cell.例文帳に追加

そして、画像描画手段による描画に際して、三角波発振器２２、選択回路２３及び三角波選択信号生成器２４からなるセル生成手段が付加情報のコード値に応じて三角波２７〜２９を変更してセルの大きさを変化させ、生成されたセル内に画像描画手段により画素を描画させる。 - 特許庁

To provide an analyzing method for analyzing an biological substance introduced into a cell by a particle gun method by using fluorescent particles on which the biological substance is immobilized, and enabling the quantitative measurement of the introduced amount of the biological substance introduced into the cell, and the efficient selection of the cell into which the biological substance is introduced.例文帳に追加

パーティクルガン法により細胞へ導入された生体関連物質の解析方法であって、生体関連物質を固定化した蛍光体粒子を用い、細胞へ導入された生体関連物質の導入量の定量的測定及び当該生体関連物質が導入された細胞の効率的な選択を可能とする解析方法を提供する。 - 特許庁

To provide a cell selecting apparatus in a mobile communication terminal and method thereof in which battery consumption of the terminal can be reduced by performing cell selection after measuring an error rate of a message transferred from a receiver channel and comparing the measured error rate with a critical value stored in the terminal when selecting a cell in the mobile communication terminal.例文帳に追加

移動通信端末機がセルを選択する場合、受信チャネルから転送されたメッセージのエラー率を測定し、前記測定されたエラー率と端末機に保存されている臨界値とを比較した後、セル選択を行うことにより、端末機のバッテリ消耗量を低減できる移動通信端末機のセル選択装置及び方法を提供する。 - 特許庁