「cell selection」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

For the adaptation control technology regarding the selection of the number of spatial multiplexing considering the interference in the own cell and the fixed beams, a packet schedule method for referring to the amount of cross-correlations among the fixed beams to select the combination of the fixed beams is a key for solving the problem.例文帳に追加

自セル内干渉を考慮した空間多重数及び固定ビームの組み合わせ選択に関する適応制御技術に関しては、固定ビーム間の相互相関量を参照して固定ビームの組み合わせを選択するパケットスケジュール方法が課題解決の鍵である。 - 特許庁

Also, each of sub-bit line is arranged in parallel to a signal line connected to six bank selection lines BSni and a main bit line, and a memory cell transistor can be selected by combining levels of two virtual GND lines VGi, VGi+1 arranged at a left side and a right side of this main bit line DGi.例文帳に追加

また、副ビット線のそれぞれを６本のバンク選択線ＢＳniに入力される信号および主ビット線に対して平行に配置され、この主ビット線ＤＧi の左右に配置された２本の仮想ＧＮＤ線ＶＧi 、ＶＧi+1 のレベルの組み合わせにより、メモリセルトランジスタを選択可能としている。 - 特許庁

The number of pieces of the read data line pairs and the write data line pairs and the memory cell arrays made respectively correspondent thereto are set at different numbers, by which the wiring pitch of the data lines is relieved and the parasitic capacitors may be suppressed while the drastic increase of the signal wiring for executing the column selection is averted.例文帳に追加

リードデータ線対およびライトデータ線対とそれぞれ対応づけられるメモリセル列の個数を異なる数とすることによって、コラム選択を実行するための信号配線の著しい増加を避けつつ、データ線の配線ピッチを緩和して寄生容量を抑制することができる。 - 特許庁

A memory cell MC of the nonvolatile memory has a selection gate electrode SG which is formed via an insulating film 17, and a memory gate electrode MG which is formed via an insulating film 21 composed of an ONO laminated film having a charge storage function, respectively, at the upper part of a semiconductor substrate 1.例文帳に追加

不揮発性メモリのメモリセルＭＣは、半導体基板１の上部に、絶縁膜１７を介して形成された選択ゲート電極ＳＧと、電荷蓄積機能を有するＯＮＯ積層膜からなる絶縁膜２１を介して形成されたメモリゲート電極ＭＧとを有している。 - 特許庁

In order to distinguish a defective block in a memory cell array, the defective block data is written into the defective block so that the threshold voltage of all or a specific part of memory cells in the defective block may be larger than the word line voltage VB applied to a selection word line when reading low-order page data.例文帳に追加

メモリセルアレイ中の不良ブロックを区別するため、不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、下位ページデータを読み出す場合に選択ワード線に印加されるワード線電圧ＶＢより大きくなるよう、不良ブロックへの不良ブロックデータの書き込みを行なう。 - 特許庁

To provide a cooling system for a fuel cell capable of widening an allowable temperature range and a selection range of ion-exchange resin of the cooling system by getting rid of abnormal heating of the ion-exchange resin stored in an ion exchanger and properly maintaining an ion-exchange function and preventing thermal deterioration of the ion-exchange resin.例文帳に追加

イオン交換器に収容されたイオン交換樹脂の異常加熱をなくして、冷却システムにおける許容温度幅及びイオン交換樹脂の選択幅を広くすることができるとともに、イオン交換機能を適正に保持し、イオン交換樹脂の熱劣化を防止することができる燃料電池の冷却システムを提供する。 - 特許庁

To provide a semiconductor memory which can impress at least one of the polarities of a voltage across the variable resistor element without the voltage drop by eliminating the effect of the voltage drop equal to the threshold voltage when impressing a positive voltage from the source line side to the memory cell having a variable resistor element and selection transistor.例文帳に追加

可変抵抗素子と選択トランジスタを備えたメモリセルに対しソース線側から正電圧を印加する場合の閾値電圧分の電圧降下の影響を解消し、可変抵抗素子の両端間に印加する電圧の少なくとも一方の極性は、当該電圧降下なしに印加可能な半導体記憶装置を提供する。 - 特許庁

A fuel cell has an anode and a cathode, a proton-conductive electrolyte membrane sandwiched by the anode and the cathode, a fuel supply mechanism for supplying a fuel to the anode, and a moisturizing layer for restraining transpiration of the water generated with the cathode, and an air-liquid selection permeation layer is provided outside the moisturizing layer.例文帳に追加

この燃料電池は、アノードとカソードと、アノードとカソードとの間に挟持されたプロトン伝導性の電解質膜と、アノードに燃料を供給する燃料供給機構と、カソードで生成した水の蒸散を抑止する保湿層を備えた燃料電池であり、保湿層の外側に気液選択透過層を有する。 - 特許庁

By this arrangement, after a power source voltage Vdd is elevated by a first boosting circuit 25 to the order of 5V which is a writing voltage, a voltage lowered by its passing through the memory selection circuit 21 can be elevated to 5V again by the second boosting circuit 26 right before the memory cell array 22.例文帳に追加

こうすることによって、第１昇圧回路２５によって電源電圧Ｖddを書き込み電圧である５Ｖ程度まで昇圧させた後、メモリセル選択回路２１を通過することによって低下した電圧を、メモリセルアレイ２２の直前で、第２昇圧回路２６によって再度５Ｖに昇圧することができる。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

The voltages on the positive electrode side of battery cells selected by switching elements SW0 to SW5 of a cell selection SW18 are input to a non-inversion terminal of a buffer amplifier 30 with high input impedance, and the voltage Vx1 output from the buffer amplifier 30 is input to a non-inversion terminal of an amplifier 36 of an analog level shifter 22.例文帳に追加

セル選択ＳＷ１８のスイッチング素子ＳＷ０〜ＳＷ５により選択された電池セルの正極側の電圧が入力インピーダンスが高いバッファアンプ３０の非反転端子に入力され、バッファアンプ３０から出力された電圧Ｖｘ１がアナログレベルシフタ２２のアンプ３６の非反転端子に入力される。 - 特許庁

A VSG bias circuit 31 applies, for example, a voltage (select gate voltage VSG) of approximately 4V to selection transistors SGTD, SGTS instantly when reading a positive threshold cell by controlling a variable resistor 31a according to a DAC value from a control circuit (source node voltage is VSS).例文帳に追加

たとえば、ＶＳＧバイアス回路３１は、制御回路からのＤＡＣ値に応じて可変抵抗器３１ａを制御することにより（ソースノードは電圧ＶＳＳ）、正の閾値セルの読み出し時には、選択トランジスタＳＧＴＤ，ＳＧＴＳに４Ｖ程度の電圧（セレクトゲート電圧ＶＳＧ）が一挙に印加されるようにする。 - 特許庁

Each memory bank 11 includes: memory cell arrays 15; a plurality of bit lines disposed on the memory arrays 15; a selection section 19 receiving addresses from each of the first and second input sections 12 to produce local address for selecting the bit line by using the addresses; and a column decoder 17 for selecting the bit line by using the local address.例文帳に追加

各メモリバンク１１は、メモリセルアレイ１５と、メモリセルアレイ１５に配設された複数のビット線と、第１及び第２の入力部１２それぞれからアドレスを受け、かつアドレスを用いてビット線を選択するためのローカルアドレスを生成する選択部１９と、ローカルアドレスを用いてビット線を選択するカラムデコーダ１７とを含む。 - 特許庁

To provide a negative address driving method of a plasma display panel for more efficiently and stably implementing ON/OFF selection and driving of a discharge cell of, especially, a PDP in a long-gap structure by reducing power consumption by supplying a negative voltage for address driving.例文帳に追加

本発明は、アドレス駆動のためにネガティブ電圧を供給することで、消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行するためのプラズマディスプレイパネルのネガティブアドレス駆動方法を提供するためのものである。 - 特許庁

A DNA retaining a function of target gene is efficiently selected from a DNA library consisting of a target gene having a modified base by using mutually excluding property (selection pressure) that a plasmid DNA having a same replicon (replication point) in a host cell and the like are mutually excluded.例文帳に追加

宿主細胞において同じレプリコン（複製起点）を有するプラスミドDNA等は選択圧によって互いを排除しあう性質（選択圧）を利用することにより、塩基が改変された標的遺伝子から構成されるDNAライブラリーから標的遺伝子の機能を保持したDNAを効率的に選抜することに成功した。 - 特許庁

To provide a technique for achieving a memory cell structure in which the temperature of a diode does not easily rise even when the temperature of phase change materials rises in a non-volatile storage device having a phase change memory configured of cross point type memory cells obtained by combining storage elements made of phase change materials with selection elements made of diodes.例文帳に追加

相変化材料からなる記憶素子とダイオードからなる選択素子とを組み合わせたクロスポイント型のメモリセルによって構成される相変化メモリを備えた不揮発性記憶装置において、相変化材料を高温にしてもダイオードが高温になりにくいメモリセル構造を実現することのできる技術を提供する。 - 特許庁

A processor element 101 includes: a logic cell 300 for carrying out prescribed logic arithmetic processing to generate data; a cross connect switch 301 for carrying out arrangement, copying and inversion processing of the data from the logic arithmetic means on the basis of second setting information to generate data, and a selection unit 302.例文帳に追加

プロセッサセレメント１０１は、所定の論理演算処理を行ってデータを生成するロジックセル３００と、第２の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ３０１と、選択ユニット３０２と、を有している。 - 特許庁

The present invention includes a cell array 11a, a plurality of word lines WLi, a plurality of bit lines BLi, a plurality of switching circuits SWi for column selection whose end nodes are connected to the corresponding bit lines, respectively, and a leakage current compensating circuit 12 whose output node is connected to other ends of the switching circuits.例文帳に追加

セルアレイ11aと、複数のワード線WLiと、複数のビット線BLiと、各ビット線に対応して設けられ、各一端ノードが対応するビット線へ接続されたカラムセレクト用の複数のスイッチング回路SWiと、スイッチング回路の他端ノードに共通に出力ノードが接続されたリーク電流補償回路12とを具備する。 - 特許庁

Concretely, fermentation reaction is carried out by using the apparatus to cause the selection of the microbial strains by the microbial flora exchanging reaction treatment to remarkably decrease the cell number of unnecessary species which is in an active state at the initial stage and activate a certain kind of hydrogen-producing bacteria of the genus Clostridium necessary for the production of hydrogen.例文帳に追加

具体的には、本発明による装置を使用して、発酵反応を行うことにより、菌叢交代反応理により菌淘汰が生じ、初期状態に活性であった不要な菌種の菌数を激減させ、水素産生に必要なある種のクロストリディウム属水素産生細菌を活性化させさせることが可能となる。 - 特許庁

The precharge potential of a non-selection bit line among a plurality of bit lines 5 is set by an HPR voltage source 2 to be lower than a power source voltage Vcc (a low voltage of 0.5V to 1.2V, for example, 0.8V) which determines the electric potential on the high side of the data stored in the memory cell.例文帳に追加

複数のビット線５のうち非選択ビット線のプリチャージ電位は、ＨＰＲ電圧ソース２により、メモリセルに記憶されるデータのハイ側の電位を決定する電源電圧Ｖｃｃ（０．５Ｖ〜１．２Ｖの範囲内の低電圧、例えば０．８Ｖ）よりも低い電位（例えば１／２Ｖｃｃ＝０．４Ｖ）に設定される。 - 特許庁

The power supply selection part 50 outputs, as a drive voltage of a pump 13 or the like and as an output voltage VD of a fuel cell system, the largest one out of the output voltage VA of the auxiliary battery 40, the output voltage VB of the power storage part 30, and the output voltage VC of the constant voltage circuit 20.例文帳に追加

電源選択部５０は、補助電池４０の出力電圧ＶＡ，蓄電部３０の出力電圧ＶＢおよび定電圧回路２０の出力電圧ＶＣのうち最も大きいものを、ポンプ１３等の駆動電圧および燃料電池システムの出力電圧ＶＤとして出力する。 - 特許庁

To provide, in cancer therapy, by storing cancer tissue or cell of individual patient, an effective cure for the patient, in relation to new cures attained through technological advances at present and also in the future, and to provide a method that permits the provision of information necessary for the selection of effective cure.例文帳に追加

がん治療において個々の患者のがん組織またはがん細胞を保管することにより、現在のみならず、将来において技術の進歩により得られた新規な治療法について、その患者に有効な治療法の提供、有効な治療法を選択するために必要な情報の提供を可能にする方法に関する。 - 特許庁

When powered on, a control signal, a memory address, and a latch selection signal to be given to the latch circuits 8A, 8B are automatically generated by the sequence circuit 5 independently of a control signal from the outside, and the operation is carried out to read out the trimming or redundant data preliminarily stored in the memory cell 2a of the memory areas 3A, 3B.例文帳に追加

電源投入時には、シーケンス回路５により、外部からの制御信号によらず自動的に制御信号、メモリセルアドレス、及びラッチ回路８Ａ，８Ｂに与えるラッチ選択信号を発生して、メモリ領域３Ａ，３Ｂ内のメモリセル２ａに予め格納されたトリミング、冗長情報を読み出す動作を行う。 - 特許庁

In this medical treatment supporting device, the medical treatment item name of a classification selected by a classification selection input means is set as the row name of time sequential display and the medical treatment information specified by the medical treatment item name set as the row name and medical treatment date and time as a column name is read and displayed in a pertinent cell.例文帳に追加

分類選択入力手段により選択された分類の診療項目名を時系列表示の行名として設定し、該行名として設定されている診療項目名と列名である診療日時とによって特定される診療情報を読み出して該当するセルに表示する診療支援装置。 - 特許庁

The voltage control circuit EOCTL has voltage input terminals 422, 423, and voltage output terminals 425, 425, and switches voltage VPCGH, VPCGL inputted from the boosting circuit 430 through the input terminals 422, 423 in accordance with a selection state (logic of PVPCG) of the nonvolatile memory cell to the voltage output terminals 425, 426 and outputs them.例文帳に追加

電圧制御回路ＥＯＣＴＬは、電圧入力端子４２２，４２３及び電圧出力端子４２５，４２６を有し、不揮発性メモリセルの選択状態（ＰＶＰＣＧの論理）に応じて、昇圧回路４３０から入力端子４２２，４２３を介して入力される電圧ＶＰＣＧＨ，ＶＰＣＧＬを、電圧出力端子４２５，４２６に切り換えて出力する。 - 特許庁

A word line control part 13 controls the voltage of a high level showing that the word line control 13 has not selected the word line for the memory cell M accessed or not accessed on the basis of, a control signal ϕ for controlling the voltage of a high level of the word line WL and on the basis of a selection signal WLDEC outputted by a main decoder 11.例文帳に追加

メモリセルＭへのアクセス時と非アクセス時に応じてワードラインＷＬのハイレベルの電圧値を制御するための制御信号φと、メインデコーダ１１が出力する選択信号ＷＬＤＥＣとを基に、ワードライン制御部１３は、ワードラインＷＬが非選択であることを示すハイレベルの電圧値をメモリセルＭのアクセス時と非アクセス時に応じて制御する。 - 特許庁

Receiving a read command or a write command of a page and a corresponding page address, the page selection circuit selects a most recently given row designation command, the row address and plural memory cells which are isolated from each other within the page represented by the given page address in the memory cell group selected by the column designation command and column command at the same time.例文帳に追加

ページ選択回路は、ページ単位での読出しコマンドまたは書き込みコマンドと、対応するページアドレスとが与えられると、その直前に与えられた行指定コマンド、行アドレス、列指定コマンドおよび列コマンドにより選択されたメモリセル群の中で、与えられたページアドレスで示すページ内の互いに離隔された複数のメモリセルを、同時に選択する。 - 特許庁

The one-ends of respective variable resistor elements 2 capable of storing information by changes of electric resistance are mutually connected and one electrode of a selection element 3 constituted of a MOSFET or a diode element for selecting two or more variable resistor elements 2 in common is connected to the one-ends of respective variable resistor elements 2 to constitute a memory cell.例文帳に追加

電気抵抗の変化により情報を記憶可能な可変抵抗素子２を複数備え、各可変抵抗素子２の一端同士を接続し、複数の可変抵抗素子２を共通に選択するＭＯＳＦＥＴまたはダイオード素子で構成される選択素子３の一つの電極と各可変抵抗素子の前記一端とを接続して、メモリセルを構成する。 - 特許庁

When an input voltage decision circuit 24 decides that an input voltage exceeds a prescribed voltage, a control circuit 25 of a positive polarity power source selection circuit 22 turns on a first switch SW1 and turns off a second and third switches SW2 and SW3 to supply the input voltage through the first switch SW1 to the memory cell array 21.例文帳に追加

正極性電源選択回路２２の制御回路２５は、入力電圧判定回路２４が入力電圧が所定電圧を越えたと判定すると、第１のスイッチＳＷ１をオンして第２,第３のスイッチＳＷ２,ＳＷ３をオフすることにより、上記入力電圧を第１のスイッチＳＷ１を介してメモリセルアレイ２１に供給する。 - 特許庁

This device is provided with predecoders (3A, 3B) predecoding an applied address signal, address latch circuits (4A, 4B) latching respectively output signals of these predecoders, and decode circuit (5A, 5B) decoding respective output signals of the address latch circuits and performing memory cell selection operation in a corresponding memory block (MBA, MBB).例文帳に追加

メモリブロック（ＭＢＡ，ＭＢＢ）それぞれに対応して、与えられたアドレス信号をプリデコードするプリデコーダ（３Ａ，３Ｂ）と、これらのプリデコーダの出力信号をそれぞれラッチするアドレスラッチ回路（４Ａ，４Ｂ）と、アドレスラッチ回路それぞれの出力信号をデコードして対応のメモリブロックにおいてメモリセル選択動作を行なうデコード回路（５Ａ，５Ｂ）とを設ける。 - 特許庁

A lead gate 1 of a DRAM core cell, comprises N-channel MOS transistors 61, 63 whose gates are connected to bit lines BL, /BL via nodes N1, N2 respectively, and N-channel MOS transistors 2, 3 whose gates receive a row selection signal CSLR.例文帳に追加

ＤＲＡＭコアセルのリードゲート１は、各々のゲートがそれぞれノードＮ１，Ｎ２を介してビット線ＢＬ，／ＢＬに接続されるＮチャネルＭＯＳトランジスタ６１，６３と、各々のゲートがともに列選択信号ＣＳＬＲを受けるＮチャネルＭＯＳトランジスタ２，３とを含み、ＭＯＳトランジスタ２，３のゲート酸化膜はＭＯＳトランジスタ６１，６３のゲート酸化膜よりも薄い。 - 特許庁

To prevent an interval between ReRAM elements from becoming against the rule, by adding a simple alteration to the arrangement structure of electrodes(vias) and the ReRAM elements concerning a ReRAM, by working by applying a predefined working rule to a memory cell selection transistor array to be refined, and also by working by applying another working rule to the ReRAM elements.例文帳に追加

ＲｅＲＡＭに関し、電極（ビア）及びＲｅＲＡＭ素子の配置構造に簡単な改変を加え、微細化すべきメモリセル選択トランジスタアレイには所要の加工ルールを適用して加工し、且つ、ＲｅＲＡＭ素子には別の加工ルールを適用して加工することを可能にし、ＲｅＲＡＭ素子の間隔がルール違反にならないようにする。 - 特許庁

The semiconductor storage has a first latch circuit 232 for latching stored data and a plurality of second latch circuits 210 operating according to logic reversed to the first latch circuit 232, and has a storage cell part 202 for receiving the stored data from the first latch circuit 232 by the second latch circuit 210 selected by a selection signal to output it.例文帳に追加

本発明にかかる半導体記憶装置は、被記憶データをラッチする第１のラッチ回路２３２と、第１のラッチ回路２３２とは反転した論理で動作する複数の第２のラッチ回路２１０を有し、選択信号により選択された第２のラッチ回路２１０により第１のラッチ回路２３２からの被記憶データを受け取り出力する記憶セル部２０２とを有するものである。 - 特許庁

A measuring device of a solar battery cell with first and second conductivity type electrodes on one surface is provided with a selection switch 19 for selecting between first and second conductivity type electrodes, and a means for measuring the current or the voltage between an electrode on the other surface and a selective first or second conductivity type electrode.例文帳に追加

一方面に第１導電側電極と第２導電側電極とを有する太陽電池セルの測定装置であって、第１導電側電極と第２導電側電極とを選択する切り替えスイッチ１９と、他方面の電極と選択された第１導電側電極または第２導電側電極との間の電流または電圧を測定する手段と、を有することを特徴とする。 - 特許庁

The sound attenuation panel of this invention is provided with a rigid frame 1 divided into two or more individual cells, a flexible material sheet 2, and two or more weights 3, and each weight 3 is fixed on the flexible material sheet 2 so that each weight 3 may be arranged in each cell, and sound attenuation can be controlled by proper mass selection of the weights.例文帳に追加

本発明の音響減衰パネルは、複数の個々のセルに分割された剛性のフレーム１と、フレキシブルな材料のシート２と、複数の重り３とを備え、各重り３は各セルにそれぞれ重り３が設けられるようにフレキシブルな材料のシート２に固定されており、減衰された音響は重りの質量の適切な選択により制御されることができる。 - 特許庁

A PCFAX program 102 stored in a FAX receiving side PC 100 has a table area composed of cells for sorting the destination information 101 according to two types of attributes and displaying the information of sorted name or destination, and controls a destination selecting screen for displaying the presence of selection state of each cell composing the table area distinguishably.例文帳に追加

ＦＡＸ送信側ＰＣ１００が記憶するＰＣＦＡＸプログラム１０２は、２種類の属性に従って送信先情報１０１を分類し、その分類された分類名あるいは送信先情報が表示されるセルで構成された表領域を有し、該表領域を構成する各セルの選択状態の有無を区別可能に表示する送信先選択画面を表示制御する。 - 特許庁

At the time of in-cell re-synchronization control in a radio base station 1 for a CDMA mobile communication system, a base band resource is selected by a monitor/selection unit 142 of a control unit 14 for keeping receive quality of an upward signal, by referring each radio frame synchronization information of two base band resources A, B and information for indicating receive signal, and the upward signal is switched.例文帳に追加

ＣＤＭＡ移動通信システムの無線基地局１におけるセル内再同期制御時に、上り信号の受信品質を保つべく、２つのベースバンドリソースＡとＢの各々の無線フレーム同期情報及び受信品質を示す情報情報を参照して、制御部１４の監視／選択部１４２によりベースバンドリソースを選択し、上り信号を切替える構成とする。 - 特許庁

The charger is configured so that one of at least two determination potentials is selected in accordance with a selection signal determined according to a chargeable voltage of a secondary cell, the selected determination potential is compared with a comparison potential based on a potential on the downstream side of a backflow prevention section, and when a fully charged state is detected, supply of a charging current into the backflow prevention section is shut down.例文帳に追加

二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出たときに当該逆流防止部への充電電流の供給を遮断する充電装置。 - 特許庁

A through-hole 43 and a contact hole 21, which connect the lower electrode 49 of the noise reduction capacitor Cn to an N+-type semiconductor region 6 are wider in opening area than a through-hole 43 and a contact hole 21 which connect the data storage capacitor element Cs to either of the source and drain (N--type semiconductor region 11) of the memory cell selection MISFET Qs.例文帳に追加

また、ノイズ対策用容量素子Ｃn の下部電極４９とｎ^+ 型半導体領域６とを接続するスルーホール４３とコンタクトホール２１の開孔面積は、情報蓄積用容量素子Ｃs とメモリセル選択用ＭＩＳＦＥＴＱs のソース、ドレイン（ｎ^- 型半導体領域１１）の一方とを接続するスルーホール４３とコンタクトホール２１の開孔面積よりも広い。 - 特許庁

As the second stage, the cell clone still survived under the condition for positive selection is selected and then the first DNA expression cassette is exchanged by the action of FLP recombinase to a newly entering second DNA expression cassette in which isogene or heterogene (transgene) on the optional code sequence is arranged on a cyclic vector and between FRT parts identical to the first DNA expression cassette.例文帳に追加

第二段階として、ポジティブ選択のための条件でなお残存している細胞クローンの選択に続き、任意のコード配列について同種または異種遺伝子（transgene)が、環状ベクター上に、かつ前記第一のＤＮＡ発現カセットと同一のＦＲＴ部位間に配置されている新しく入ってくる第二のＤＮＡ発現カセットに対して前記第一のＤＮＡ発現カセットをＦＬＰリコンビナーゼの作用により交換する。 - 特許庁

The semiconductor memory device includes a plurality of the blocks which respectively include the memory cell arrays and output data signals and redundancy signals, at least one first multiplexer which selects one of a plurality of the blocks connected to a plurality of the blocks and a second multiplexer which executes redundancy processing in accordance with the data signal and redundancy signals after the block selection outputted from the first multiplexer.例文帳に追加

半導体記憶装置は、各々がメモリセルアレイを含みデータ信号と冗長信号とを出力する複数のブロックと、複数のブロックに接続され複数のブロックの１つを選択する少なくとも１つの第１のマルチプレクサと、第１のマルチプレクサから出力されるブロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第２のマルチプレクサを含むことを特徴とする。 - 特許庁

When a reset discharge for initializing a state of each discharge cell bearing a pixel is caused prior to address stroke in a sub-field within a unit display period, a selection pulse for selectively stopping reset discharge is applied to each of column electrodes of PDP synchronously to a reset pulse while successively applying the reset pulse to one row electrode or one row electrode group of each of two or more column electrode pairs of the PDP.例文帳に追加

単位表示期間内の１のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、ＰＤＰの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてＰＤＰの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。 - 特許庁

A readout transistor 10 which reads data out by detecting the deviation of the polarization of the ferroelectric film of a selected ferroelectric capacitor 30 is connected to one end of a series circuit constituted by connecting multiple ferroelectric capacitors 30 successively in a bit-line direction and a memory cell block is composed of multiple ferroelectric capacitors 30, selection transistors 20, and one readout transistor 10.例文帳に追加

複数個の強誘電体キャパシタ３０がビット線方向に連続に接続されてなる直列回路の一端には、選択された強誘電体キャパシタ３０の強誘電体膜の分極の偏位を検知することによりデータを読み出す読み出しトランジスタ１０が接続されており、複数個の強誘電体キャパシタ３０、複数個の選択トランジスタ２０及び１個の読み出しトランジスタ１０によってメモリセルブロックが構成されている。 - 特許庁

The semiconductor storage has: a word line selection circuit connected to a row address signal so that a desired word line is selected according to address input; and a pseudo word line potential fixation circuit connected to the word line of the pseudo memory cell.例文帳に追加

アドレス入力に応じて所望のワード線を選択するように行アドレス信号と接続されたワード線選択回路と、疑似メモリセルのワード線に接続された疑似ワード線電位固定回路とを備え、疑似ワード線電位固定回路をワード線選択回路と同様にＮＡＮＤゲートＮＡＮＤＲ（ｉ）（ｉ＝−１〜ｍ＋２）とインバータＩＮＶＲ（ｉ）（ｉ＝−１〜ｍ＋２）で構成し、疑似ワード線電位固定回路の入力は疑似メモリセルのワード線を常に非選択となるように行アドレス信号と接続されている。 - 特許庁