「cell selection」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

When an ECU 100 diagnoses the cell 220 of a fuel cell, terminals used as detection objects of a voltage is sequentially changed over within three ways such as the terminals 226 and 236, the terminals 227 and 237 and the terminals 226 and 227 by controlling a terminal selection part 300.例文帳に追加

ＥＣＵ１００が燃料電池セル２２０の診断を行う際、端子選択部３００を制御して電圧の検出対象となる端子を端子２２６及び２３６、端子２２７及び２３７並びに端子２２６及び端子２２７の３通りの中で順次切り替える。 - 特許庁

A column selection switch is incorporated in each storage cell by adding additional separated switches between storage cells 410a-410c of a storage node 402a-402c and bit lines of specific writing ports in order to prevent other storage cells connected to the same word lines of the same interleaved array from being affected by writing in a cell.例文帳に追加

セルの書き込みによって、同じインタリーブド・アレイの同じワード線に接続された他の記憶セルが影響を受けるのを阻止するため、記憶セルの記憶ノードと特定の書き込みポートのビット線の間に追加分離スイッチを追加することによって、列選択スイッチが、各記憶セルに組み込まれる。 - 特許庁

Each of first and second subfields continuously arranged in each field includes a selection write address process of setting a discharge cell in a lighting mode by selectively write-address-discharging the discharge cell in response to an input video signal.例文帳に追加

各フィールド内において連続配置されている第１及び第２のサブフィールド各々は、入力映像信号に応じて放電セルを選択的に書込アドレス放電せしめることにより当該放電セルを点灯モードの状態に設定する選択書込アドレス行程を含む。 - 特許庁

In the ionized alkaline water producing machine, an electrolytic cell 4 for electrolyzing supplied water to make it alkaline or acidic is installed inside the water producing machine main body 1, and the operating panel 9 for operating selection of water quality of the electrolytic cell 4 is disposed at the top of the water producing machine main body 1.例文帳に追加

供給された水を電気分解してアルカリ性又は酸性にする電解槽４を整水器本体１に内装すると共に、上記電解槽４の水質選択を操作する操作盤９を整水器本体１の上面部に配設して成るアルカリイオン整水器である。 - 特許庁

During execution of forming operation in which the resistance state of a variable resistance element VR is set to a transition-enabled state with respect to a selection memory cell MC_11, the isolation latches 63, 83 brings the bit lines BL_0 and the word lines WL_2 to which a defective memory cell CPF is connected into a floating state.例文帳に追加

アイソレーションラッチ６３、８３は、選択メモリセルＭＣ＿１１に対して可変抵抗素子ＶＲの抵抗状態を遷移可能にするフォーミング動作を実行する際に、欠陥メモリセルＣＰＦが接続されたビット線ＢＬ＿０及びワード線ＷＬ＿２をフローティング状態にする。 - 特許庁

The eukaryotic host cell expressing system, especially, a mammal host cell expression system provides a translation and simultaneous modification required for proper processing (e.g. glycosylation, phosphorylation and the like) and selection of expression products and thereby an active enzyme is produced.例文帳に追加

ここに記載する真核細胞発現系、特に哺乳動物宿主細胞発現系は適切なプロセシング（例えば、グリコシル化、リン酸化など）に必要とされる適当な翻訳と同時の修飾および翻訳後の修飾ならびに発現産物の選別を提供し、かくして活性酵素が産生される。 - 特許庁

For this reason, an increase in a chip size can be suppressed without grading a current supply ability of the transistors BK1, BK2 and BK3 for bank selection and thus without reducing a reading speed from a memory cell.例文帳に追加

このため、各バンク選択用トランジスタＢK1，ＢK2，ＢK3，ＢK4の電流供給能力を損なうことなく、よってメモリセルからの読み出し速度を低下させることなく、チップサイズの増大を抑制することができる。 - 特許庁

Sum of electric resistance of the parts included in the current path among the bit lines BL and the reference voltage wirings SL is set so as to be approximately a fixed value without depending on a row to which the selection memory cell belongs.例文帳に追加

ビット線ＢＬおよび基準電圧配線ＳＬのうちの電流経路に含まれる部分の電気抵抗値の和は、選択メモリセルが属する行に依存せず、ほぼ一定値となるように設定される。 - 特許庁

To provide a ferroelectric memory device whose configuration is simple and which can be functioned surely by unnecesitating a transistor or selection provided for every memory cell while considering peculiar conditions in a ferroelectroc substance.例文帳に追加

強誘電体に特有の条件を考慮して、各メモリセル毎に設けられていた選択用トランジスタを不要とし、構成が簡単で且つ確実に機能する強誘電体記憶装置を提供すること。 - 特許庁

Thus, especially, at the time of writing data, by a word line WL and a write column selection line WCSL connected to the gate electrode of the transistor N1, only one memory cell is selected.例文帳に追加

このため、特に、データの書き込み時にトランジスタＮ１のゲート電極に接続された書き込みカラム選択線ＷＣＳＬとワード線ＷＬとにより、１つのメモリセルのみを選択することができる。 - 特許庁

The source line driver drives the source line by a potential between the substrate bias potential of the cell transistor and the selection gate transistor and a ground potential during a writing operation.例文帳に追加

上記ソース線ドライバは、書き込み動作時に、上記ソース線を上記セルトランジスタと上記選択ゲートトランジスタの基板バイアス電位と接地電位との間の電位で駆動するように構成されている。 - 特許庁

A free core method which enables data read to the memory cell in the core which is not selected is realized, while data writing/erasing is performed to a selected core with a core selection means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

A selection gate transistor 14b has a second gate electrode, which is provided adjacently to the memory cell transistor and partially disposed on the single-crystal silicon layer in the second region.例文帳に追加

選択ゲートトランジスタ１４ｂは、第２のゲート電極を有し、この第２のゲート電極がメモリセルトランジスタに隣接し且つ一部が第２の領域の単結晶シリコン層上に位置するよう設けられている。 - 特許庁

To provide a base station which is capable of realizing a cell selection method of improving communication quality by controlling the SSDT function of each individual mobile using information on the receiving quality of each individual mobile.例文帳に追加

各移動機の受信品質情報を用いて、移動機個別にＳＳＤＴ機能を制御することによって、通信品質を改善するセル選択方法を実現する基地局を提供すること。 - 特許庁

To provide a memory in which reverse bias retention can be prevented in which data is varied being caused by continuing of a reverse bias state at disturbance phenomenon in which data of a non-selection cell is disappeared and when on standby.例文帳に追加

非選択セルのデータが消えるディスターブ現象やスタンバイ時（待機時）に逆バイアス状態が続くことに起因してデータが変化する逆バイアスリテンションを防止することが可能なメモリを提供する。 - 特許庁

Therefore, the transistor 4 executes selection of a memory cell while playing a role of a fusible element simultaneously.例文帳に追加

従って、トランジスタ４は、同時にヒュージブル素子の役割を果たしながらメモリセル選択の機能を実行し、上記構成は、溶断に必要なプログラミング電流で動作可能なトランジスタがより少数しか必要ない。 - 特許庁

To provide an article production system capable of reducing individual differences in operation skill among workers and eliminating errorneous selection of components and wrong assembling procedures in a cell production system.例文帳に追加

セル生産方式において、作業者の作業習熟度の個人差を低減し、且つ部品の選択間違いや、組み付け手順の間違いを無くすことができる商品生産システムを提供することにある。 - 特許庁

A column selection circuit is arranged in each of the memory cell array blocks, row addresses are finally decoded resting on the predecode signals, and a sense amplifier (not shown) is connected to an I/O wire.例文帳に追加

各メモリセルアレイブロックにはカラム選択回路が配置されており、出力されたプリデコード信号に基づいて列アドレスの最終的なデコードを行い、図示しないセンスアンプとＩ／Ｏ線を接続する。 - 特許庁

Further, in idle mode, the mobile station (MS) performs cell re-selection measurements on certain channels.例文帳に追加

このページング・メッセージはある一定間隔で着信し、この間隔によって不連続受信期間(ＤＲＸ期間)が規定され、さらにアイドル・モードで移動局(ＭＳ)はある一定のチャネルでセル再選択測定を実行する。 - 特許庁

To suppress acceleration of imprint to prevent deterioration of a FeRAM cell and occurrence of a software error caused by heat stress by assembly after a selection test in a wafer stage, heat stress of soldering after shipping, or the like.例文帳に追加

ウエハー段階での選別テスト後のアセンブリによる熱ストレスや、出荷後の半田付けの熱ストレス等によるFeRAM セルの劣化やソフトエラーの発生を防止するようにインプリントの加速を抑制する。 - 特許庁

To provide a semiconductor integrated circuit in which threshold voltage measurement of a nonvolatile memory cell can be conducted by linearly changing a word line selection level without directly driving a word line by a D/A converting circuit.例文帳に追加

Ｄ／Ａ変換回路で直接ワード線を駆動することなくワード線選択レベルをリニアに変化させて不揮発性メモリセルの閾値電圧測定を可能にする半導体集積回路を提供する。 - 特許庁

A noise reduction capacitor element Cn of the same shape and size with a data storage capacitor element Cs located on a memory cell selection MISFET is provided to a part of a substrate.例文帳に追加

基板１の一部にはメモリセル選択用ＭＩＳＦＥＴの上部の情報蓄積用容量素子Ｃs と同一形状、同一寸法で構成されたノイズ対策用容量素子Ｃnが形成される。 - 特許庁

To provide a mobile station and a communication method for shortening a cell re-selection cycle when the mobile station is shifted from an intermittent receiving state to a continuous receiving state.例文帳に追加

移動局が間欠受信状態から連続受信状態に移行する場合において、セル再選択周期の短縮化を図ることを可能とする移動局及び通信方法を提供する。 - 特許庁

To provide technique by which an access time is shortened in write-in operation preventing destruction of data stored in a non-selection memory cell connected to a selecting word line, in write-in operation of a DRAM.例文帳に追加

ＤＲＡＭの書き込み動作において、選択ワード線に接続されている非選択メモリセルに記憶されたデータの破壊を防止しながら、書き込み動作におけるアクセス時間を短縮する技術を提供する。 - 特許庁

A VC selection part 15 selects ATM and VC to be transmitted based on the ID information of ATM VC of a retrieving result, and a cell making processing part 16 performs ATM self format conversion processing to the packets.例文帳に追加

ＶＣ選択部１５は検索結果のＡＴＭ ＶＣのＩＤ情報を基に送信するＡＴＭ ＶＣを選択し、セル化処理部１６はパケットに対してＡＴＭセルフォーマット変換処理を行う。 - 特許庁

An LSI chip is divided into four regions by an arrangement region selection part 111, and the connection relationship among macro cells is considered based on tentative layout information to distribute each macro cell into either of four regions.例文帳に追加

配置領域選定部１１１でＬＳＩチップを４つの領域に分割し、仮レイアウト情報をもとにマクロセル間の接続関係を加味して各マクロセルを４つの領域のいずれかに振り分ける。 - 特許庁

Consequently, the immune complex or the cell complex can be used as an estimation marker of condition change of the HIV infectious disease or as a selection marker for HIV infectious disease medical treatment or AIDS medical treatment, or the like.例文帳に追加

従って、免疫複合体又は細胞複合体は、HIV感染症の病状推移の推定マーカーあるいはHIV感染症治療又はAIDS治療の選択マーカーなどとしても使用することができる。 - 特許庁

Furthermore, a selection circuit 43 is equipped for selectively extracting the output signal from the memory circuit 10 detouring a plurality of respective upper layer wiring patterns 40a, 40b, 40c, 40d or the mitigation layout cell circuit 1.例文帳に追加

また、複数の上層配線パターン４０ａ，４０ｂ，４０ｃ，４０ｄのそれぞれを経由するメモリ回路１０または緩和レイアウトセル回路１からの出力信号を選択的に抽出するための選択回路４３を、備えている。 - 特許庁

A memory cell transistor and gate electrodes MG, SG of selection gate transistors are formed on a silicon substrate 1, silicon nitride film 14 is formed on upper side thereof after a metallic silicide film 8 is formed.例文帳に追加

シリコン基板１にメモリセルトランジスタおよび選択ゲートトランジスタのゲート電極ＭＧ、ＳＧが形成されたもので、金属シリサイド膜８を形成した後、上面にシリコン窒化膜１４を形成する。 - 特許庁

Responding to the masking control signal, the column decoder decodes the column address signal and enables or disables a column selection line corresponding to a column address signal decoded in the memory cell array.例文帳に追加

カラムデコーダは、マスキング制御信号に応答して、カラムアドレス信号をデコーディングしてメモリセルアレイでデコーディングされたカラムアドレス信号に対応するカラム選択ラインをイネーブルさせるか、またはディセーブルさせる。 - 特許庁

To provide a composition and a method relating to a vector based on a recombinant virus which enable expression of a foreign target protein in a nonpermissive cell without expressing a detectable selection market.例文帳に追加

検出可能選択マーカーの発現なしに非許容細胞における外来標的タンパク質の発現を可能にする、組換えウィルスを基にしたベクターに関する組成物および方法を提供する。 - 特許庁

Since column selection gate 27 passes through only a [L] level signal, when the selected plurality of memory cells MC include a defective memory cell MC, local IO lines LIO, /LIO are both made to a [L] level.例文帳に追加

列選択ゲート２７は「Ｌ」レベルの信号のみを通過させるので、選択した複数のメモリセルＭＣが不良メモリセルＭＣを含む場合はローカルＩＯ線ＬＩＯ，／ＬＩＯがともに「Ｌ」レベルになる。 - 特許庁

A leak compensating circuit 4 controls the power source (memory cell power source VDDM1) of the memory cells 1 of non-selection columns during write-in of data and all columns during read-out of data at the VDD level.例文帳に追加

リーク補償回路４は、データの書き込み時における非選択のカラム、およびデータの読み出し時における全てのカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、ＶＤＤレベルに制御する。 - 特許庁

A transition of the substrate voltage (VPS) applied to substrate areas of load transistors (PQ1, PQ2) of the memory cell is set to the timing up to the driving timing to the selection state of a word line (WL).例文帳に追加

メモリセルの負荷トランジスタ（ＰＱ１，ＰＱ２）の基板領域へ印加される基板電圧（ＶＰＳ）の遷移を、遅くともワード線（ＷＬ）の選択状態への駆動タイミングまでのタイミングに設定する。 - 特許庁

A magnetic random access memory is provided with memory cells MC11∼MCnm having a TMR (tunneling magnetoresistive) element 10 and a selection element Tr, and a read-out circuit 50 reading out storage information from the TMR element by applying read-out voltage to a selected memory cell and making to flow in the TMR element through the selection element.例文帳に追加

磁気ランダムアクセスメモリは、ＴＭＲ素子１０と選択素子Ｔｒとを有するメモリセルＭＣ１１〜ＭＣｎｍと、選択したメモリセルに読み出し電圧を印加し、選択素子を介してＴＭＲ素子に電流を流すことにより、ＴＭＲ素子から記憶情報を読み出す読み出し回路５０とを備えている。 - 特許庁

An input/output section I/Oia of each section Sj (j=1,..., k) of a cell array Ar1 is connected to an output selection control circuit 2i through an output signal line SL2i-1, and an input/output section I/Oib is connected to the output selection control circuit 2i through the 2ith output signal line SL2i.例文帳に追加

セルアレイＡ_ｒ１の各セクション部Ｓ_ｊ（ｊ＝１，…，ｋ）の入出力部Ｉ／Ｏ_ｉａは第２ｉ−１の出力信号線ＳＬ_２ｉ−１を介して出力選択制御回路２_ｉに接続され、入出力部Ｉ／Ｏ_ｉｂは第２ｉの出力信号線ＳＬ_２ｉを介して出力選択制御回路２_ｉに接続される。 - 特許庁

The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.例文帳に追加

複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁

The methods simplify conventional treatment processes significantly, shorten the time required for the practice of the same, and also provide new methods for research, such as, the selection of a cell producing a specific protein or an antisense oligonucleotide, the production of the cell line expressing the multiple number of proteins, the production of the knock out cell line for one or more proteins and the like.例文帳に追加

この方法は、従来の処理過程を格段に簡単化し、その実行に必要な時間を短縮し、かつ、新規の研究法、例えば、ある特定のタンパクまたはアンチセンスオリゴヌクレオチドを生成する細胞の選択、複数タンパクを発現する細胞系統の生成、一つ以上のタンパクをノックアウトされた細胞系統の生成等の新規研究法をも提供する。 - 特許庁

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁

To provide a memory capable of integrating memory cells with high density while reducing the size of each memory cell including a selection transistor to the irreducibley minimum by suppressing an influence of the asymmetry of a write-in current.例文帳に追加

書き込み電流の非対称性の影響を抑制することにより、選択トランジスタを含む各メモリセルのサイズを必要最小限に抑え、高密度にメモリセルを集積することが可能なメモリを提供する。 - 特許庁

The terminal N1 is connected to the bit lines BBL, BL through block selection transistors BST0, BST1, the terminal N2 is connected to plate lines BPL, PL, a gate of each cell transistor is connected to a word line WL.例文帳に追加

端子Ｎ１はブロック選択トランジスタＢＳＴ０，ＢＳＴ１を介してビット線ＢＢＬ，ＢＬに接続され、端子Ｎ２はプレート線ＢＰＬ，ＰＬに接続され、各セルトランジスタＴのゲートがワード線ＷＬに接続される。 - 特許庁

To reduce an area occupied by selection transistors which are arranged between a main bit line and sub-bit lines to reduce power consumption by reducing excess charges/discharges in a non-selected memory cell block in block erasure.例文帳に追加

ブロック消去時における非選択メモリセルブロックでの余分な充放電を低減し消費電力を少なくするための、主ビット線と副ビット線の間に設ける選択トランジスタの占める領域を縮小する。 - 特許庁

When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加

電圧発生回路３１は、メモリセルアレイ２１の１つのページから２値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁

The semiconductor integrated circuit is provided with an internal cell area wherein a logic circuit is arranged, a plurality of slots and a plurality of pads, and the method for wiring in a semiconductor integrated circuit device includes a selection step and a wiring step.例文帳に追加

半導体集積回路は、論理回路が配置される内部セル領域と複数のスロットと複数のパッドとを備え、半導体集積回路装置の配線方法は、選定ステップと配線するステップとを具備する。 - 特許庁

The memory cell is composed of the ferroelectric capacitor 30 which stores data by the deviation of the polarization of the ferroelectric film and a selection transistor 20 which is connected to the ferroelectric capacitor 30 in parallel.例文帳に追加

強誘電体膜の分極の偏位によってデータを記憶する強誘電体キャパシタ３０と、該強誘電体キャパシタ３０に並列に接続された選択トランジスタ２０とによってメモリセルが構成されている。 - 特許庁