「cell selection」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The array comprises a first bank (N) and a second bank (N+1) of a memory cell, the first bank is separated from the second bank by one group of selection lines.例文帳に追加

アレイは、メモリセルの第１のバンク（Ｎ）及び第２のバンク（Ｎ＋１）を含み、第１のバンクは１組の選択ラインによって第２のバンクから分離されている。 - 特許庁

During data reading, a bias magnetic field of a level that will not destroy stored data is applied to a selection memory cell.例文帳に追加

データ読出時において、ライトディジット線ＷＤＬを流れる電流によって、選択メモリセルには、記憶データを破壊しないレベルのバイアス磁界が印加される。 - 特許庁

A block selection part 308 performs threshold determination for the CIR measurement results, based on the threshold information according to the traffic volume of the self-cell and the peripheral cells.例文帳に追加

ブロック選択部３０８は、ＣＩＲ測定結果について、自セル及び周辺セルのトラヒック量に応じた閾値情報に基づいて閾値判定を行う。 - 特許庁

To provide a nonvolatile semiconductor memory device for attaining a low power consumption while securing a stable reset of a selection memory cell.例文帳に追加

選択メモリセルの安定なリセットを確保しつつ低消費電力化を実現する不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a NAND type non-volatile semiconductor storage device having a selection transistor with a structure suitable for micropatterning of cell transistors, and to provide a method of manufacturing the device.例文帳に追加

セルトランジスタの微細化に適した構造の選択トランジスタを有するＮＡＮＤ型不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device which improves characteristics of a selection transistor and a peripheral transistor while reducing the area of a memory cell, and whose manufacturing method is made easy.例文帳に追加

メモリセルの面積を縮小しつつ、選択トランジスタや周辺トランジスタの特性を良好にし、且つ製造方法を容易にすることが可能な半導体装置。 - 特許庁

A selection transistor and a resistance variable element of a real memory cell are connected in series between a first voltage line and a second voltage line through a connection node.例文帳に追加

リアルメモリセルの選択トランジスタおよび抵抗変化素子は、第１電圧線と第２電圧線との間に接続ノードを介して直列に接続されている。 - 特許庁

A control circuit makes voltage VRESET+N*Vα change based on a position of selection memory cells MC10-MC13 in the memory cell array MA.例文帳に追加

制御回路は、電圧ＶＲＥＳＥＴ＋Ｎ＊ＶαをメモリセルアレイＭＡ内での選択メモリセルＭＣ１０〜ＭＣ１３の位置に基づいて変化させる。 - 特許庁

Thereby, a voltage is applied to a non-selection cell at some frequency in the electric field direction in which the storage data are not reversed, and the deterioration of data is suppressed.例文帳に追加

これにより、非選択セルに対してある程度の頻度で、その記憶データを反転させない電界方向に電圧が印加され、データの劣化が抑えられる。 - 特許庁

After transfection of the targeting construct into the desired cell line, gene targeted-mediated deletions are identified by selection and further characterized.例文帳に追加

標的化構築物の所望の細胞株へのトランスフェクション後、遺伝子標的化媒介性欠失は、選択によって同定され、そしてさらに特徴づけられる。 - 特許庁

And a local source LSI is charged through a memory cell S, and word line voltage VWW for write is supplied to the selection word line S-WL.例文帳に追加

そして、メモリセルＳを介して、ローカルソースＬＳ１をチャージし、選択ワード線Ｓ−ＷＬに書き込み用ワード線電圧ＶＷＷを供給する。 - 特許庁

In a selection transistor STE, its channel region and its source drain region are formed at approximately the same heights as the source drain region of the cell transistor TC.例文帳に追加

選択トランジスタＳＴＥは、セルトランジスタＴＣのソース・ドレイン領域ＢＬとほぼ同じ高さ位置にチャネル領域とソース・ドレイン領域とが形成される。 - 特許庁

Block selection information RDATA which indicates necessity or needlessness of refresh in the block unit of a memory cell array is stored in latch means 20-1, 20-2.例文帳に追加

ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁

To provide a nonvolatile semiconductor storage device in which a write characteristic of a memory cell is improved by preventing a threshold of a selection gate transistor from lowering.例文帳に追加

選択ゲートトランジスタのしきい値の低下を防ぐことにより、メモリセルの書き込み特性を改善した不揮発性半導体記憶装置を提供すること。 - 特許庁

As polarization-reversing is performed by adding pulses repeatedly at high speed without disturbing a non-selection cell.例文帳に追加

非選択セルにディスターブをかける事なく繰り返し高速にパルスを加えて分極反転をさせるので、純粋な疲労特性を短時間に評価出来る。 - 特許庁

The lower-order current cell C0 outputs a drain current of 0, 1 or 2-sets of the constant current transistors in response to a selection signal from a lower-order decoder.例文帳に追加

下位電流セルＣ０は、下位デコーダからの選択信号に応じて、０個、１個または２個の定電流トランジスタのドレイン電流を出力する。 - 特許庁

A ferroelectric memory 30 is provided with a memory cell block MCB, a sense amplifier SA0, SA1, and SAn-1, isolation transistors, and column selection transistors.例文帳に追加

強誘電体メモリ３０にはメモリセルブロックＭＣＢ、センスアンプＳＡ０、センスアンプＳＡ１、センスアンプＳＡｎ−１、分離トランジスタ、及びカラム選択トランジスタが設けられる。 - 特許庁

To relieve more bit errors of a WL end cell being adjacent to a block selection gate transistor in a NAND type flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、ブロック選択ゲートトランジスタに隣接するＷＬ端セルのビットエラーをより多く救済できるようにする。 - 特許庁

Thus, since the non-selection period is shortened substantially, when an on-voltage is applied, lowering of light transmissivity of a liquid crystal cell is reduced.例文帳に追加

これにより、非選択期間を実質的に短くすることができるので、オン電圧印加時に液晶セルの光の透過率の低下を少なくすることができる。 - 特許庁

To provide techniques for fast cell search, selection and reselection for wireless communication systems such as OFDM or OFDMA communication systems.例文帳に追加

ＯＦＤＭまたはＯＦＤＭＡ通信システムのような無線通信システムのための高速度のセル探索、選択、再選択のための技術を提供する。 - 特許庁

To disclose an integrated circuit memory device having a first column memory cell electrically connected to a pair of first bit lines and a bit line precharge/selection circuit.例文帳に追加

一対の第１ビットラインとビットラインプリチャージ／選択回路に電気的に接続される第１カラムメモリセルを有する集積回路メモリ装置を開示する。 - 特許庁

To provide a spin torque transfer magnetic random access memory, wherein efficient writing can be performed by memory cell selection transistors of smaller size.例文帳に追加

スピン注入型の磁気ランダムアクセスメモリに関し、より小さいサイズのメモリセル選択トランジスタで効率的な書き込みが可能な磁気ランダムアクセスメモリを提供する。 - 特許庁

Block selection information RBDATA indicating necessity/ unnecessity of refreshing for each block unit of a memory cell array is stored in latch means 20-1, 20-2.例文帳に追加

ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁

To provide a magnetic memory device having high cell selection accuracy and being capable of decreasing drive voltage, a magnetic memory device manufacturing method, and a magnetic memory device operation method.例文帳に追加

セルの選択精度が高く、駆動電圧を下げることが可能な磁気メモリ素子、磁気メモリ素子の製造及び磁気メモリ素子の動作方法を提供する。 - 特許庁

In this way, the reduction of a potential of the bit line BL3 is prevented by leak of a current through a non-selection memory cell MC when a threshold value of the selected memory cell MC12 is high, and wrong judgment that it is 'on-state' is prevented.例文帳に追加

こうして、選択メモリセルＭＣ12の閾値が高い場合に非選択メモリセルＭＣを介して電流がリークしてビット線ＢＬ3の電位が下がることを防止し、オン状態であると誤判断されないようにする。 - 特許庁

Then, the electrical resistance difference between the current paths comes to reflect the electrical resistance difference between the selected memory cell RMC# and the selected reference cell RMC# regardless of address selection, therefore improving the data reading margin.例文帳に追加

したがって、これらの電流経路間の電気抵抗差は、アドレス選択にかかわらず、選択メモリセルＲＭＣ♯および選択リファレンスセルＲＭＣ＃の電気抵抗差を反映するようになるので、データ読出マージンが向上する。 - 特許庁

To provide a technology for obtaining a desired threshold voltage of a MISFET for memory cell selection, and at the same time for suppressing the deterioration of refresh characteristics by specifying the shape of the active region of a memory cell.例文帳に追加

メモリセルの活性領域の形状を規定することにより、メモリセル選択用ＭＩＳＦＥＴの所望するしきい値電圧を得ると同時に、リフレッシュ特性の劣化を抑制することのできる技術を提供する。 - 特許庁

An information selection part 42 confirms the storage cell information to be subsequently processed and transfers the storage cell information to a working execution part 43 in order to store the article only when the article is not stored therein.例文帳に追加

情報選択部４２が、次に処理する収納セル情報を確認し、これに物品が収納されていない場合にのみ、物品を収納するために収納セル情報を作業実行部４３に転送する。 - 特許庁

The wireless equipment first normally completes any Inter-RAT procedure of Inter-RAT delivery, Inter-RAT cell re-selection or Inter-RAT cell change instruction from UTRAN.例文帳に追加

ワイヤレス機器は、先ず、ＩｎｔｅｒＲＡＴ引き渡し、ＩｎｔｅｒＲＡＴセル再選択、またはＵＴＲＡＮからのＩｎｔｅｒＲＡＴセル変更命令のいずれかのＩｎｔｅｒＲＡＴ手順を正常に完了させる。 - 特許庁

This device is constituted so that an address for block selection selecting plural blocks of a cell array 1 alternatively and successively is generated using a binary counter 14 being cascade-connected conforming to an address for block selection for a single test.例文帳に追加

この発明は、単一のテスト用のブロック選択用アドレスにしたがって、縦続接続されたバイナリカウンタ１４を用いてセルアレイ１の複数のブロックを択一的に順次選択するブロック選択用アドレスを生成するように構成される。 - 特許庁

A differential amplifier 60 supplies a through current of the memory cell MC and the comparison cell MC# to data buses DB and/DB, while amplifies through current difference between the data buses DB and/DB generated corresponding to the memory cell MC and the comparison cell MC#, and causes voltage difference ΔV of a polarity in accordance with a level of stored data of a selection memory cell between nodes No and/No.例文帳に追加

差動増幅器６０は、データバスＤＢおよび／ＤＢに対して、メモリセルＭＣおよび比較セルＭＣ＃の通過電流を供給するとともに、メモリセルＭＣおよび比較セルＭＣ＃の電気抵抗差に対応して生じるデータバスＤＢおよび／ＤＢの通過電流差を増幅して、ノードＮｏおよび／Ｎｏ間に選択メモリセルの記憶データのレベルに応じた極性の電圧差ΔＶを生じさせる。 - 特許庁

A first cell read means 8 and a second cell read means 9 successively read out the first and second cells stored in the first and second cell storage means for each class, and when the selection information is generated by the selection information generating means 3, the timing for reading out the cells is controlled according to the control of a timing control means 10.例文帳に追加

第１のセル読み出し手段８および第２のセル読み出し手段９は、第１および第２のセル格納手段に格納されている第１および第２のセルをその種別毎に順次読み出すとともに、選択情報生成手段３によって選択情報が生成された場合には、タイミング調節手段１０の制御に応じてセルを読み出すタイミングを調節する。 - 特許庁

The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.例文帳に追加

半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁

The nonvolatile semiconductor memory device includes: a cell unit including first and second selection transistors and a memory strings provided between the first and second selection transistors and composed of a plurality of serially connected electrically rewritable memory cells operative to store effective data; and a data writing means operative to write data into the memory cell.例文帳に追加

第１及び第２の選択ゲートトランジスタ、並びに前記第１及び第２の選択ゲートトランジスタ間に設けられ電気的に書き換え可能で実効的なデータを記憶する複数のメモリセルが直列接続されたメモリストリングスからなるセルユニットと、前記メモリセルにデータの書き込みを行うデータ書き込み手段とを備える。 - 特許庁

In this measurement, one end of each cell selection switch connected between serial respective unit cells at the other end is alternately connected to one end or the other end of a single voltage maintaining capacitor, so that one cell selection switch can be used for voltage measurement on two unit cells.例文帳に追加

この測定に際し、連続する各単位セル間に一端が接続された各セル選択用スイッチの他端はそれぞれ、１個の電圧保持用コンデンサの一端又は他端のいずれかに交互に接続されるようにしているので、１個のセル選択用スイッチを２個分の単位セルの電圧測定に利用可能になる。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

By switching a mode with a mode switching key 1181 or the like, the cell phone assumes a pictograph selection mode to permit selection of any of pictographs displayed on the display part 121, and when a user inputs for selecting the pictograph, the cell phone performs processing, on/off operation of a function, display of a menu screen, and the like corresponding to the selected pictograph.例文帳に追加

モード切替キー１１８１等によるモードの切替により、表示部１２１に表示されたピクトのいずれかを選択することが可能なピクト選択モードとなり、ユーザにより、ピクトを選択する入力がなされた場合に、選択されたピクトに対応する処理、機能のオン・オフ、メニュー画面の表示等を行う。 - 特許庁

Data (Q<i>) read from a selection address is compared with read expected value data held in an expected value holding circuit (61), and the read expected value data held in the expected value holding circuit is scrambled in accordance with the selection address by using a data scramble circuit (60) to generate cell expected value data indicating an expected value of stored data in a cell level.例文帳に追加

選択アドレスからの読出データ（Ｑ＜ｉ＞）と期待値保持回路（６１）に保持された読出期待値データとを比較し、かつこの期待値保持回路に保持された読出期待値データを、データスクランブル回路（６０）により選択アドレスに応じてスクランブルしてセルレベルでの記憶データの期待値を示すセル期待値データを生成する。 - 特許庁

The controlling circuit selects a second memory cell in which a reading current flowing after the selection transistor is turned on becomes a maximum value as a second reference cell from a second cell array under a state that the same first logic causing the resistance value to increase is stored in all of a plurality of second memory cells.例文帳に追加

制御回路は、複数の第２のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第２のメモリセルを第２の参照セルとして第２のセルアレイから選定する。 - 特許庁

Meanwhile, the select gate voltage VSG (which is obtained by adding the bias voltage of a cell source line SRC to the select gate voltage VSG when reading the positive threshold cell)is finally applied to the selection transistors SGTD, SGTS when reading the negative threshold cell, for example.例文帳に追加

一方、負の閾値セルの読み出し時には、最終的に、選択トランジスタＳＧＴＤ，ＳＧＴＳに５Ｖ程度のセレクトゲート電圧（正の閾値セルの読み出し時のセレクトゲート電圧ＶＳＧにセルソース線ＳＲＣのバイアス分の電圧を加えた電圧）ＶＳＧが印加されるようにする。 - 特許庁

To enable cell re-selection by a mobile station from a serving GERAN cell supported by a GSM(R)/EDGE (global system for mobile communications/enhanced data rates for GSM(R) evolution) radio access network (GERAN) to a UTRAN cell supported by a universal terrestrial radio access network (UTRAN).例文帳に追加

ＧＳＭ／ＥＤＧＥ（世界移動体通信システム／ＧＳＭ革新のための強化データレート)無線接続ネットワーク（ＧＥＲＡＮ）がサポートするサービス提供ＧＥＲＡＮセルから，世界地上無線接続ネットワーク（ＵＴＲＡＮ）がサポートするＵＴＲＡＮセルへ，移動機がセル再選択すること。 - 特許庁

A controlling circuit selects a first memory cell in which a reading current flowing after a selection transistor is turned on becomes a maximum value as a first reference cell from a first cell array under a state that the same first logic causing a resistance value to increase is stored in all of a plurality of first memory cells.例文帳に追加

制御回路は、複数の第１のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第１のメモリセルを第１の参照セルとして第１のセルアレイから選定する。 - 特許庁

To provide a cell search processing apparatus, a mobile station with the cell search processing apparatus mounted thereon, and a cell search processing method capable of reducing the power consumption in the case of a selection composite state wherein data transmitted from a plurality of base stations are received, correctly received data of the base stations are selected, and the selected data are combined.例文帳に追加

複数の基地局から送信されるデータを受信し、正しく受信できた基地局のデータを選択して組み合わせる選択合成時に、消費電力を低減することのできるセルサーチ処理装置、セルサーチ処理装置を搭載した移動局及びセルサーチ処理方法を提供する。 - 特許庁

This semiconductor device including a selection gate S1 provided for a memory cell A1 has a Tri-gate structure, wherein the upper surface of a gate insulation film 9 formed on a channel of the selection gate S1 is higher than a part or the whole of the upper surface of an element separation region 10 of the selection gate S1.例文帳に追加

本発明の一態様において、メモリセルＡ１に対して設けられる選択ゲートＳ１を含む半導体装置は、選択ゲートＳ１のチャネル上に形成されているゲート絶縁膜９の上面が、選択ゲートＳ１の素子分離領域１０の上面の一部又は全部よりも高く、Tri-gate構造を持つ。 - 特許庁

The semiconductor storage device is provided with: a first bit cell 10T and a second bit cell 10B for storing mutual complementary data; a scan circuit for outputting a selected data signal; a bit cell selection circuit 14 for receiving the output of the scan circuit and for selecting one bit cell; and a data writing control circuit 53 for controlling the data writing.例文帳に追加

半導体記憶装置は、互いに相補的なデータを記憶するための第１のビットセル１０Ｔおよび第２のビットセル１０Ｂと、選択されたデータ信号を出力するスキャン回路と、スキャン回路の出力を受け、１つのビットセルを選択するビットセル選択回路１４と、データの書き込みを制御するデータ書き込み制御回路５３とを備えている。 - 特許庁