「cell selection」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A cell selection method includes steps of: A for determining whether or not a first CSG cell satisfies a prescribed condition at a mobile station UE when using a first macro cell as a standby cell; and B for changing the standby cell from the first macro cell to the first CSC cell when the mobil station UE determines that the first CSG cell satisfies the prescribed condition.例文帳に追加

本発明に係るセル選択方法は、移動局ＵＥが、第１マクロセルを待ち受けセルとしている場合に、第１ＣＳＧセルが所定条件を満たすか否かについて判断する工程Ａと、移動局ＵＥが、第１ＣＳＧセルが所定条件を満たすと判断した場合、待ち受けセルを第１マクロセルから第１ＣＳＧセルに変更する工程Ｂとを有する。 - 特許庁

A two transistors one capacitor type memory cell in which an one transistor one capacitor type memory cell is made the basics and a MOS transistor making potential difference between ferroelectric capacitors in the non-selection ferroelectric memory cell is added is adopted, while a cell plate line of an adjacent ferroelectric memory cell is made common.例文帳に追加

１トランジスタ１キャパシタ型メモリセルを基本とし、非選択強誘電体メモリセル内の強誘電体キャパシタ電極間の電位差をゼロにするＭＯＳトランジスタを追加する２トランジスタ１キャパシタ型メモリセルを採用するとともに、隣接する強誘電体メモリセルのセルプレート線を共通にする。 - 特許庁

A row of a normal memory cell comprising a memory cell in which defect is caused can be substituted by a useful row of a redundant memory cell having no defect by controlling operation of such the selection circuit 32 without connecting a row of a redundant memory cell and a row of a normal memory cell substituted generally.例文帳に追加

このような選択回路３２の作動を制御することによって、不良が生じたメモリセルを含むノーマルメモリセルのローは、リダンダントメモリセルのローが一般的に代えられたノーマルメモリセルのローと連結されていなくても、不良がないリダンダントメモリセルの有用なローに代えることができる。 - 特許庁

In the mobile device which performs cell updating by starting a plurality of timers propagated from a network into a system when a wireless link is failed in a cell selection step, which one of the plurality of timers a signal radio bearer (RAB) is related to is checked and only the related timer is started for cell selection.例文帳に追加

セル選択工程における無線リンク失敗時、ネットワークからシステム内に伝搬される複数タイマーを起動してセルアップデートを行うモバイル機器において、信号無線ベアラー（ＲＡＢ）が複数タイマーのいずれかと関連するかをチェックし、関連するタイマーのみを起動しセル選択を行う。 - 特許庁

The source and drain regions of a memory cell transistor are formed on a semiconductor substrate, and after the gate electrode structure of the memory cell transistor and a selection transistor are formed on the semiconductor substrate, the source region of the selection transistor is formed to partially overlap the drain region of the memory cell transistor.例文帳に追加

半導体基板にメモリセルトランジスタのソース及びドレイン領域を形成し、半導体基板上にメモリセルトランジスタ及び選択トランジスタのゲート電極構造を形成した後に、メモリセルトランジスタのドレイン領域と部分的に重ねて選択トランジスタのソース領域を形成する。 - 特許庁

In the group of the memory cell 11 that is connected to the same word line WL, the current drive capability of the memory cell 11B on the far-end-side that is far from the selection circuit 12 is set higher than the current drive capability of the near-end-side memory cell 11A that is near the selection circuit 12.例文帳に追加

同じワード線ＷＬに接続されるメモリセル１１のグループ内では、選択回路１２から遠い遠端側のメモリセル１１Ｂの電流駆動能力が、選択回路１２に近い近端側のメモリセル１１Ａの電流駆動能力よりも高く設定されている。 - 特許庁

Sixty-one current source cells of which total number is a prime number are set up as circulating selection cells, i.e., respective current source cells C02 to C62 from the left 2nd current source cell C02 to the right 2nd current source cell C62 are set up as the circulating selection cells.例文帳に追加

数が素数である６１個の電流源セルを巡回選択セルとし、左端２番目の電流源セルＣ02から右端２番目の電流源セルＣ62までの６１個の各電流源セルＣ02〜Ｃ62を巡回選択セルとしている。 - 特許庁

This nonvolatile memory is characterized in that a source potential of the selection cell transistor is controlled so as to be varied in accordance with distance between a circuit (10) generating program voltage applied to bit lines and a selection cell transistor to be programmed.例文帳に追加

不揮発性メモリにおいて，ビット線に印加されるプログラム電圧発生回路(10)とプログラム対象の選択セルトランジスタとの距離に応じて，当該選択セルトランジスタのソース電位を変更するよう制御することを特徴とする。 - 特許庁

When the reproduction by a procedure meeting the selection history is commanded, the CPU 6 collates the top address of the CELL in the PCG sent from a demultiplexer 2 and the top address of the CELL in the selection history data.例文帳に追加

その後、選択履歴に応した手順で再生するように指令すると、ＣＰＵ６は、デマルチプレクサ２から送られてきたＰＣＧ内のＣＥＬＬの先頭アドレスと、選択履歴データ中のＣＥＬＬの先頭アドレスを照合する。 - 特許庁

A memory cell in the memory cell array is provided with a floating gate type cell transistor CT for storing charges in a floating gate to store data, and a selection gate transistor having a drain connected to the source of the cell transistor and a source connected to a source line SL.例文帳に追加

上記メモリセルアレイ中のメモリセルは、フローティングゲートに電荷を蓄積してデータを記憶するフローティングゲート型のセルトランジスタＣＴと、ドレインが上記セルトランジスタのソースに接続され、ソースがソース線ＳＬに接続された選択ゲートトランジスタとを有する。 - 特許庁

To provide a display device capable of preventing wrong discharge of a pixel cell to be set in an extinction state, by using a plasma display panel having a cell structure in which a selection cell and a display cell are separated, and to provide a driving method for the display panel.例文帳に追加

選択セルと表示セルとを分離したセル構造を有するプラズマ表示パネルを用いて、消灯状態に設定されるべき画素セルの誤放電を防止することができる表示装置及びその表示パネルの駆動方法を提供する。 - 特許庁

A channel selection part 15 is included in a test zone, specifies a cell group comprising cells in which an identical frequency group is allocated, and selects one channel per one cell group.例文帳に追加

チャネル選択部１５が、試験ゾーンに含まれ、かつ同一の周波数群が割り当てられたセルからなるセルグループを特定し、一のセルグループにつき一のチャネルを選択する。 - 特許庁

In the twin cell mode, two sub-word lines are driven simultaneously to a selection state, storage data of a memory cell is read out with bit lines being a pair, and sense-operation is performed.例文帳に追加

ツインセルモードにおいては２本のサブワード線を同時に選択状態へ駆動して対をなすビット線にともにメモリセルの記憶データを読出してセンス動作を実行する。 - 特許庁

The EPD decision circuit 105 generates a cell abort signal 9 from a packet abort threshold signal 7, a long packet selection signal 6 and a buffer occupancy signal 8 and gives the signal 9 to the cell buffer 106.例文帳に追加

ＥＰＤ決定回路はパケット廃棄閾値信号、長パケット選択信号、バッファ占有量信号からセル廃棄信号を生成し、セルバッファに入力する。 - 特許庁

To prevent decrease in a data read margin which is dependent on address selection, in a storage device that reads data based on an electrical resistance difference between a selected memory cell and a reference cell.例文帳に追加

選択メモリセルとリファレンスセルとの電気抵抗差に基づいてデータを読出す記憶装置において、アドレス選択に依存したデータ読出マージンの低下を防止する。 - 特許庁

To prevent decrease in a data reading margin depending on address selection in a storage device for reading data on the basis of the electrical resistance difference between a selected memory cell and a reference cell.例文帳に追加

選択メモリセルとリファレンスセルとの電気抵抗差に基づいてデータを読出す記憶装置において、アドレス選択に依存したデータ読出マージンの低下を防止する。 - 特許庁

An interference-providing cell selection processing part 106 measures a delayed spread of each cell, and based on the measured delayed spread, selects a prescribed number of interference cells.例文帳に追加

与干渉セル選択処理部１０６は、各セルの遅延スプレッドを測定するとともに、測定した遅延スプレッドに基づいて所定数の干渉セルを選択する。 - 特許庁

To provide a cell bioassay system performing optionally and continuously electrical stimulation and/or measurement at an optional spot of a cell, and selection of a measuring method.例文帳に追加

細胞の任意個所での電気刺激及び／又は計測、並びに、計測方法の選択を任意且つ連続的に行うことが可能な細胞バイオアッセイ系を提供する。 - 特許庁

In the change cell selection step S40, a cell changing performance is selected from among the cells constituting an integrated circuit based on evaluation results in step S30.例文帳に追加

変更セル選択工程Ｓ４０では、工程Ｓ３０による評価結果に基づいて、集積回路を構成するセルの中から、性能を変更するセルを選択する。 - 特許庁

In such a configuration, a selection is processed to pick a battery cell having a minimum internal resistance and a battery cell having a maximum internal resistance among the battery cells Ci.例文帳に追加

こうした構成において、電池セルＣｉの中から最小内部抵抗を有する電池セル及び最大内部抵抗を有する電池セルを選択する処理を行う。 - 特許庁

A memory cell in which threshold voltage in the non-selection block BLOCK1 is low state is turned on, and a channel layer formed on the memory cell being turned on is made reference voltage 0 V.例文帳に追加

上記非選択ブロックBLOCK1内のしきい値電圧が低い状態のメモリセルがオンして、そのオンしたメモリセルに形成されたチャネル層が基準電圧０Ｖとなるようにする。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

This mobile network system prevents waste of network resources by using the selection method where a standby connection path to a cell being a hand-off destination with high probability is selected differently from a path to a cell being a hand-off destination with low probability.例文帳に追加

ハンドオフ先となる確率の高いセルへの予備コネクション経路と低いセルへの経路に異なる経路選定方法を用いて、ネットワーク資源の浪費を抑える。 - 特許庁

To provide a multi-port storage cell in which a column interleave selection circuit element enabling writing in a storage cell through plural different writing ports, is incorporated into a SRAM.例文帳に追加

ＳＲＡＭに複数の異なる書き込みポートを介して、記憶セルに対する書き込みを可能にする、列インタリーブ選択回路要素が組み込まれた、マルチポート記憶セル。 - 特許庁

To provide a new system for both cell selection and cell extraction from each differentiating cultured product of embryonic stem cells, embryonic germline cells and adult stem cells.例文帳に追加

胚幹細胞、胚生殖系細胞および成体幹細胞の分化中培養物それぞれからの、細胞の選択および抽出両方のための新規システムを提供する。 - 特許庁

In nonvolatile memory cells (MC; MCO, MCI), a selection transistor (ST) is connected to a memory cell transistor (MT) in series.例文帳に追加

不揮発性メモリセル（ＭＣ；ＭＣ０，ＭＣ１）において、メモリセルトランジスタ（ＭＴ）と直列に選択トランジスタ（ＳＴ）を接続する。 - 特許庁

The two writing wirings intersect perpendicular in the whole memory region and form cross point type arrangement, so that cell selection is facilitated.例文帳に追加

メモリ全体領域では二本の書き込み配線は直交し、クロスポイント型の配置となるのでセル選択は容易である。 - 特許庁

An intermediate node N13 in the cell block MCB0 is connected to a plate line PL through a plate line selection gate Q21.例文帳に追加

セルブロックＭＣＢ０内の中間ノードＮ１３は、プレート線選択ゲートＱ２１を介してプレート線ＰＬに接続される。 - 特許庁

The first and second memory strings include: first and second memory cell groups having a plurality of memory cells; and first and second selection gates.例文帳に追加

第１、第２メモリストリングは、複数のメモリセルを有する第１、第２メモリセル群と、第１、第２選択ゲートと、を有する。 - 特許庁

To save onthe battery of a mobile station UE by avoiding repetition of cell selection processing or location registration processing.例文帳に追加

セル選択処理や位置登録処理の繰り返しを回避することによって、移動局ＵＥのバッテリー節約を可能にする。 - 特許庁

Therefore, the redundancy selection circuit 300 can program freely an address required for testing a redundant memory cell.例文帳に追加

したがって、リダンダンシ選択回路３００は、リダンダントメモリセルをテストするために必要なアドレスも自由にプログラムすることができる。 - 特許庁

An output scan cell 102 receives a mode selection signal 122 which indicates an input test mode or output test mode.例文帳に追加

出力走査セル１０２は、入力テストモード、または出力テストモードを指示するモード選択信号１２２を受ける。 - 特許庁

The output of the cell array selection circuit 16 is supplied to the input end of one of the OR circuits 15a, 15b.例文帳に追加

オア回路１５ａ，１５ｂの一方の入力端には、それぞれセルアレイ選択回路１６の出力が供給される。 - 特許庁

Erasing the displaychanges the internal state of each cell so it is not considered a blank for the purpose of selection.例文帳に追加

画面消去は各セルの内部状態を変化させるので、これはセレクションの用途においてはブランクとして扱われない。 - XFree86

Current path length on wirings arranged in the direction of crossing the reference cell RMC are automatically balanced regardless of an address selection result among current paths that pass a selected memory cell RMC# and a selected reference cell RMC#.例文帳に追加

選択メモリセルＲＭＣ♯および選択リファレンスセルＲＭＣ＃を通過する電流経路の間で、リファレンスセルＲＭＣと交差する方向に配置された配線上での経路長は、アドレス選択結果にかかわらず自然に均衡する。 - 特許庁

Since address information is not used for selecting a redundant memory cell, a time required for selecting a redundant memory cell after selection of a word line can be shortened, delay of access time can be prevented in relieving a memory cell.例文帳に追加

冗長メモリセルの選択にアドレス情報を使用しないため、ワード線が選択された後、冗長メモリセルが選択されるまでの時間を短縮でき、メモリセルの救済時にアクセス時間が遅くなることを防止できる。 - 特許庁

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁

When DCH reception is performed in failure; the base station BS is defined as the one not to be searched in cell re-selection processing and cell search processing, and is not selected as a serving cell for a predetermined time.例文帳に追加

そして、ＤＣＨ受信に失敗した場合には、上記基地局ＢＳを予め定めた時間だけ、セルリセレクション処理やセルサーチ処理でのサーチ対象外として、サービングセルに選択されないようにしたものである。 - 特許庁

A semiconductor memory in the present invention comprises: a memory cell array 100 including multiple memory cells which are arranged in a form of matrix and are capable of accumulating an electric charge; row selection means for selecting a memory cell in a row direction of the memory cell array; and write control means for writing data by applying a write pulse to the memory cell selected by the row selection means.例文帳に追加

本発明の半導体メモリは、行列状に配列され、電荷を蓄積可能な複数のメモリセルを備えたメモリセルアレイ１００と、メモリセルアレイの行方向のメモリセルを選択する行選択手段と、行選択手段によって選択されたメモリセルに書込みパルスを印加することによってデータの書込みを行う書込み制御手段とを有する。 - 特許庁

When selecting a memory cell, the selection signal SEL is supplied through the selection signal supply line L1 to the gate terminal of the added first FET (N1) to turn it on.例文帳に追加

メモリセルの選択時に、第１の追加ＦＥＴをオン状態とする選択信号ＳＥＬを、選択信号供給線Ｌ１を介して第１の追加ＦＥＴ・Ｎ１のゲート端子に供給する。 - 特許庁

To provide a semiconductor memory device which can prevent an increase of a threshold voltage of a memory cell arranged next to a selection gate transistor, and in which a thickness of a side wall insulating film between selection gate transistors can be reduced.例文帳に追加

選択ゲートトランジスタの隣りに配置されたメモリセルの閾値電圧の上昇を防ぎ、選択ゲートトランジスタ間の側壁絶縁膜を薄膜化できる半導体記憶装置を提供する。 - 特許庁

This circuit is provided with a control section in which a trim bit selection signal is inputted, selection is performed by the trim bit selection signal, and which comprises a writable and erasable memory cell, and an output section outputting a high level signal or a low level signal from a trim bit signal output terminal in accordance with the state of the memory cell of the control section.例文帳に追加

トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。 - 特許庁

A radio control device 30 includes: a selection execution judgement unit 31 for judging whether the selection of a cell to be used by the mobile station after receiving data is to be executed; and a mobile station control unit 32 for instructing the mobile station to select a cell to be used after data reception according to the judgement result of the selection execution judgement unit 31.例文帳に追加

無線制御装置３０は、移動局がデータ受信後に使用するセルの選択を実行するか否かを判断する選択実行判断部３１と、選択実行判断部３１による判断結果に応じて、データ受信後に使用するセルの選択を移動局に指示する移動局制御部３２とを備える。 - 特許庁

A cell selection/connection means 21 selects the cell driving shield wiring at a logical value corresponding to the logical value of a part out of the input of the cell driving prescribed wiring to be connect to the cell driving the prescribed wiring, an additional cell arrangement means 22 arranges a selected cell, and a shield production means 3 produces the shield wiring connected to the selected cell along the prescribed wiring.例文帳に追加

セル選択／接続手段２１は、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択して、所定の配線を駆動するセルに接続し、追加セル配置手段２２は、選択したセルを配置し、シールド生成手段３は、選択したセルに接続されたシールド配線を所定の配線に沿って生成する。 - 特許庁

With the application of the bias magnetic field, a data-line voltage difference between before and after the change of electric resistance of the selection memory cell by polarity according to a stored data level is amplified by a sense amplifier, and thus data reading is performed by only accessing the selection memory cell.例文帳に追加

バイアス磁界の印加によって、選択メモリセルの電気抵抗が記憶データレベルに応じた極性で変化する前後のデータ線電圧差をセンスアンプで増幅することによって、選択メモリセルへのアクセスのみでデータ読出が実行される。 - 特許庁