「cell selection」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a device and method for inspecting a color tone, which are capable of surely effecting the inspection and selection of color tone of a solar cell element employing a polysilicon crystal or the like within a short period of time and which can be automated.例文帳に追加

多結晶シリコン結晶などを用いた太陽電池素子の色調の検査、選別を短時間で確実に行うことができかつ自動化可能な色調検査装置、および色調検査方法を提供すること。 - 特許庁

In the first operation, a bit line to which a nonvolatile memory cell which is made an on-state by applying first voltage in which read is performed in read operation and made non-selection, to a plurality of word lines is connected, is detected.例文帳に追加

第１動作では、読出し動作において読出し非選択とする第１電圧を複数のワード線に印加することによってオン状態にされる不揮発性メモリセルが接続するビット線を検出する。 - 特許庁

The circuit for setting gradation voltage selects a gradation voltage, corresponding to the region from among candidates of the gradation voltages output by a ladder resistance part 1 in each region different, in the optical characteristics of the liquid crystal cell from a selection circuit 2.例文帳に追加

選択回路２により、液晶セルの光学特性が異なる領域毎に、ラダー抵抗部１が出力する階調電圧の候補の中から当該領域に対応した階調電圧を選択する。 - 特許庁

Furthermore, output of a holding means 2 to which at least two, of different color components, of the plurality of pixels of a fundamental cell 10 are connected, is connected to one common output line 12 via a selection means 4.例文帳に追加

また、基本セル１０の複数の画素のうち少なくとも２つの異なる色成分の画素が接続された保持手段２の出力を選択手段４を介して一つの共通出力線１２に接続する。 - 特許庁

In this data processor, memory cells from and to which bit data having (a) bits are read and written are selected in a cell selecting circuit according to address data, but, a number of pieces changeover circuit changes over and sets the number of pieces of memory cells according to a selection signal.例文帳に追加

ａビットのビットデータがデータ読書されるメモリセルがアドレスデータに対応してセル選択回路で選択されるが、この選択されるメモリセルの個数を個数切換回路がセレクト信号に対応して切換設定する。 - 特許庁

A bit line being adjacent to a bit line to which a selection memory cell is connected is kept in a pre-charge state by pairs of bit lines (B1, /B1-B4, /B4), also, other bit lines are arranged between each pair of bit line.例文帳に追加

ビット線対（Ｂ１，／Ｂ１−Ｂ４，／Ｂ４）により、選択メモリセルが接続するビット線に隣接するビット線をプリチャージ状態に維持し、かつ各ビット線対の間には別のビット線のビット線を配置する。 - 特許庁

To provide a technique by which a short circuit of a selection gate electrode and a control gate electrode can be suppressed, and a short circuit failure between both can be reduced in a semiconductor device having a MONOS-type nonvolatile memory cell of a split gate structure.例文帳に追加

スプリットゲート構造のＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、選択ゲート電極と制御ゲート電極との短絡不良を低減することのできる技術を提供する。 - 特許庁

An interference removal reception processing part 107 removes interference signals of the prescribed number of interference cells selected by the interference-providing cell selection processing part 106 from a base band signal input from an RF processing part 102.例文帳に追加

干渉除去受信処理部１０７は、与干渉セル選択処理部１０６により選択した所定数の干渉セルの干渉信号を、ＲＦ処理部１０２から入力したベースバンド信号から除去する。 - 特許庁

When light is emitted from a light source lamp 2, the excitation light is irradiated onto the sample in a sample cell 10 by a first optical system consisting of lenses 4a, 4b, an excitation side wavelength selection means 6, and lenses 8a, 8b.例文帳に追加

光源ランプ２から光が発せられると、レンズ４ａ，４ｂ、励起側波長選択手段６及びレンズ８ａ，８ｂで構成される第１光学系により、試料セル１０中の試料に励起光が照射される。 - 特許庁

A cell selection section 105 compares resource allocation probability information notified from respective base station apparatuses and selects a base station apparatus corresponding to a maximum resource allocation probability as a selected base station apparatus.例文帳に追加

セル選択部１０５は、それぞれの基地局装置から通知されるリソース割り当て確率情報を比較し、最大のリソース割り当て確率に対応する基地局装置を選択基地局装置として選択する。 - 特許庁

A memory selection gate electrode for forming a side wall is formed higher than a logic gate electrode, so that a side wall gate electrode of a self-matching split-gate memory cell becomes higher than a logic gate electrode.例文帳に追加

自己整合スプリットゲート型メモリセルのサイドウォールゲート電極高さがロジック部のゲート電極高さを上回るように、サイドウォールを形成するメモリ部選択ゲート電極をロジック部ゲート電極より高く形成する。 - 特許庁

Then, when a change of the layout pattern of the cell bench 1 occurs, the corresponding layout pattern is selected by a selection means 2111 from among the plurality of layout patterns read from the layout storage means 2121.例文帳に追加

そして、セル作業台１のレイアウトパターンの変更が生じた場合、選択手段２１１１により、レイアウト記憶手段２１２１から読み出した複数のレイアウトパターンの中から対応するレイアウトパターンが選択される。 - 特許庁

A single/poly 2T PMOS memory cell 10 comprises a PMOS floating gate (FG) transistor 16 and a PMOS selection gate (SG) transistor 18, which share a drain/source p+ diffusion region 22.例文帳に追加

複数回プログラミング用のシングルポリ・２Ｔ・ＰＭＯＳメモリセル１０は、ドレイン／ソースｐ＋拡散領域２２を共有している、ＰＭＯＳフローティングゲート（ＦＧ）トランジスタ１６と、ＰＭＯＳ選択ゲート（ＳＧ）トランジスタ１８とを備えている。 - 特許庁

The cell has a selection gate on the upper portion of the channel region, a floating gate on another portion of the channel, a control gate on the floating gate, and an erase gate adjoining the floating gate.例文帳に追加

このセルは、チャネル領域の一部の上方にある選択ゲートと、チャネル領域の別の部分の上にある浮遊ゲートと、浮遊ゲートの上方にある制御ゲートと、浮遊ゲートに隣接する消去ゲートとを有する。 - 特許庁

To provide a method for producing a transgenic animal or a knockout animal, capable of using any ES (embryonic stem) cell, surely obtaining the animal derived from the ES cell and without leaving the effect of a selection marker in the obtained animals, and the transgenic animal or knockout animal obtained by the same method.例文帳に追加

どのようなＥＳ細胞でも使用可能であり、ＥＳ細胞由来の動物が確実に得られ、得られた動物において選択マーカーの影響が残らない、トランスジェニック動物あるいはノックアウト動物の作成方法、ならびに該方法により得られるトランスジェニック動物あるいはノックアウト動物を提供する。 - 特許庁

In an associative memory device provided with a memory section divided into a plurality of banks, respective banks are divided into a plurality of planes, when a defective memory cell exists, a plane of a bank in which a defective memory cell exists and arbitrary planes of all other banks are made a non-selection state, and memory capacity of the memory section is reduced.例文帳に追加

複数のバンクに分割されたメモリ部を備える連想メモリ装置において、それぞれのバンクを複数のプレーンに分割し、故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの任意のプレーンを非選択状態とし、前記メモリ部のメモリ容量を削減する。 - 特許庁

While the linear sequential scanning of the plasma cell 2 is performed by sequentially applying a selection pulse between a pair of discharge electrodes A, K assigned to each of the discharge channels 5 to excite plasma discharge, an image signal is applied to each of the signal electrodes Y of the display cell 1 synchronously with the linear sequential scanning so as to carry out image display.例文帳に追加

各放電チャネル５に割り当てられた一対の放電電極Ａ，Ｋ間に順次選択パルスを印加してプラズマ放電を励起することでプラズマセル２の線順次走査を行なう一方、線順次走査に同期して表示セル１の各信号電極Ｙに画像信号を印加して画像表示を行なう。 - 特許庁

At an end in the row direction of a cell array of NAND cells in which selection gate transistors having a stacked gate structure are connected in series to a plurality of memory cell transistors having a stacked gate structure on a semiconductor substrate 30 of an NAND type flash memory, an STI region 20 is formed in the column direction, and dummy NAND cells are formed at an end portion in the row direction.例文帳に追加

NAND型フラッシュメモリの半導体基板30上に積層ゲート構造を有する複数のメモリセルトランジスタに直列に積層ゲート構造を有する選択ゲートトランジスタを接続したNANDセルのセルアレイの行方向端には列方向にSTI 領域20が形成され、行方向端部にダミー用NANDセルが形成されている。 - 特許庁

A selection means 2 selects a cell used as an object for adjustment and a margin adjustment value required for adjustment of a device contained in this cell based on margin information 3 which shows a margin of a path which passes a plurality of cells prepared between predetermined circuits, and an adjustment reference value which adjusts a margin given from outside to a predetermined margin.例文帳に追加

選択手段２は、所定の回路間に設けられた複数のセルを通過するパスのマージンを示すマージン情報３と、外部から与えられマージンを所定のマージンに調整する調整基準値とに基づいて、調整対象となるセルとこのセルに含まれるデバイスの調整に必要なマージン調整値とを選択する。 - 特許庁

A cell block MCBij constituted so that a plurality of unit cells in which both ends of a ferroelectric capacitor are connected to a source and a drain of a transistor are connected in series, one end is connected to a first terminal A through a selection gate and the other end is connected to a second terminal are arranged in a matrix state, so that a cell array 1 is constituted.例文帳に追加

トランジスタのソース、ドレインに強誘電体キャパシタの両端を接続してなる複数のユニットセルが直列接続され、その一端が選択ゲートを介して第１の端子Ａに接続され他端が第２の端子Ｂに接続されて構成されたセルブロックＭＣＢｉｊがマトリクス配列されてセルアレイ１が構成される。 - 特許庁

The memory (diode ROM) comprises a plurality of selection transistors 2 each connected to each of a plurality of word lines WL to be turned on by selecting the corresponding word line, a plurality of memory cells 4 including diodes 3 having cathodes connected to drain regions of the selection transistors 2 respectively and a data determination circuit 8 connected to source regions of the selection transistors 2 for determining data read from the selected memory cell 4.例文帳に追加

このメモリ（ダイオードＲＯＭ）は、複数のワード線ＷＬの各々に接続され、対応するワード線ＷＬが選択されることによりオン状態になる選択トランジスタ２と、選択トランジスタ２のドレイン領域にカソードが接続されたダイオード３をそれぞれ含む複数のメモリセル４と、選択トランジスタ２のソース領域側に接続され、選択メモリセル４から読み出されるデータを判別するためのデータ判別回路８とを備えている。 - 特許庁

A sense amplifier 8 amplifies cell information read out based on selection of a word line, a block control circuit 21 is provided with a word line multiple selection function selecting simultaneously a plurality of word lines in a plurality of blocks, a sense amplifier driving circuit 22 controls activation and de-activation of the sense amplifier 8 based on an output signal of the block control circuit 21.例文帳に追加

センスアンプ８は、ワード線の選択に基づいて読み出されるセル情報を増幅し、ブロック制御回路２１は複数のブロック内の複数本のワード線を同時に選択するワード線多重選択機能を備え、センスアンプ駆動回路２２はブロック制御回路２１の出力信号に基づいて、センスアンプ８の活性化及び不活性化を制御する。 - 特許庁

A word line driver 23 applies voltage VSS to a selection word line WL, and applies such voltage VUX' of voltage value that potential difference applied to the memory cell MC arranged at the crossing part of the selection-driven bit line BL and the dummy word line DummyWL is smaller than ON-voltage Von of a diode Di.例文帳に追加

ワード線ドライバ２３は、選択ワード線ＷＬに電圧ＶＳＳを印加するとともに、ダミーワード線ＤｕｍｍｙＷＬに、選択駆動されたビット線ＢＬとダミーワード線ＤｕｍｍｙＷＬとの交差部に配置されるメモリセルＭＣにかかる電位差がダイオードＤｉのオン電圧Ｖｏｎより小さくなるような電圧値の電圧ＶＵＸ’を印加する。 - 特許庁

In one of the embodiments, the direct oxidation fuel cell is composed of, in the following order, a catalyst layer, a fine porous layer of an arbitral selection, a backing layer of an arbitral selection, a conductive porous transportation structure containing, in order, a porous body and a non-permeating layer contacting with the porous body.例文帳に追加

１つの実施態様では、触媒層と、任意選択の微孔質層と、任意選択のバッキング層と、および導電性の多孔質輸送構造体であって、多孔質体とこの多孔質体に接触した不透過性層とをこの順序で含む多孔質輸送構造体とを、上記の順序で含む、直接酸化燃料電池が提供される。 - 特許庁

The packet transfer device identifies cells from a head cell including a header of a packet with assembled cells to a cell before a next head cell of a succeeding series of cells received by the same VC among cells received from a plurality of VCs as one packet and transmits the packet to a packet transfer device 1 as cells with an assigned VC after the end of processing of the packet unit including path selection.例文帳に追加

パケット転送装置で、複数のＶＣから受信するセルのうち、セル化されたパケットのパケットヘッダーを含む先頭セルから該先頭セルと同一のＶＣで受信する後続セルの次の先頭セルの前のセルまでを１つのパケットとして識別し、方路選択を含むパケット単位の処理が終了した後、当該パケット転送装置に割当てられたＶＣ値を持つセルにセル化して送信する。 - 特許庁

After a memory transistor and a selection transistor are formed in a memory cell array area and a transistor is formed in a peripheral area on a wafer 10, an interlayer dielectric is formed from BPSG films 27 and 40 so as to cover the whole.例文帳に追加

半導体基板１０上のメモリセルアレイ領域に、メモリセルトランジスタ及び選択トランジスタを、周辺領域にトランジスタを形成した後、全面を覆うようにＢＰＳＧ膜２７、４０により層間絶縁膜を形成する。 - 特許庁

The selection of cells is based on a property of the cells in the mixture, for example, size, shape, deformability, surface characteristics (e.g. cell surface receptors or antigens and membrane permeability), or intracellular properties (e.g. expression of a particular enzyme).例文帳に追加

細胞の選択は、例えば、サイズ、形状、変形性、表面特性（例、細胞表面受容体または抗原および膜透過性）などのその混合物中の細胞の特性、または細胞内特性（例、特定酵素の発現）に基く。 - 特許庁

Write-in voltage Vpgm is applied to a control gate pf a selected memory transistor of the NAND cell, Vss is applied to a control gate of an adjacent non-selection memory transistor, and data is written by the selected memory transistor.例文帳に追加

ＮＡＮＤセルの選択されたメモリトランジスタの制御ゲートに書き込み電圧Ｖｐｇｍを印加し、その両隣の非選択メモリトランジスタの制御ゲートにＶｓｓを印加して、選択されたメモリトランジスタでデータ書き込みを行う。 - 特許庁

The power selection section 111 includes a first connection 111a connected to the rectification part 112; a second connection 111b connected to the solar battery 102; and a third connection 111c connected to the organic EL cell 10.例文帳に追加

電力選択部１１１は、整流部１１２に接続される第１接続部１１１ａと、太陽電池１０２に接続される第２接続部１１１ｂと、有機ＥＬセル１０に接続される第３接続部１１１ｃとを有する。 - 特許庁

To provide a cell culture container which enables the free selection of a timing and amount for supplying a biochemical substance or the like secreted from one kind of cells in a culture process to the other kind of cells, and thereby facilitating finer observation of the culture.例文帳に追加

一の細胞が培養の過程で分泌する生化学物質等を他の細胞に供給するタイミングおよびその供給量を自由に選択することを可能とし、よりきめの細かい観察を行うことを可能とする。 - 特許庁

To provide a display device which can make stable discharge while preventing the erroneous selective discharge of respective cells by using a plasma display panel having a cell structure separating selection cells and display cells and a driving method for the display panel.例文帳に追加

選択セルと表示セルとを分離したセル構造を有するプラズマ表示パネルを用いて、各セルの誤選択放電を防止しつつ安定した放電を可能にした表示装置及びその表示パネルの駆動方法を提供する。 - 特許庁

In a single data read operation, data read of stored data of each of before and after applying the prescribed data write magnetic field to a selection memory cell is performed, and data read is performed in accordance with comparison of voltage levels corresponding to each data read.例文帳に追加

１回のデータ読出動作内に、選択メモリセルへの所定のデータ書込磁界の印加前後のそれぞれの記憶データのデータ読出を実行し、それぞれのデータ読出に対応する電圧レベルの比較に応じてデータ読出を実行する。 - 特許庁

To attain improvement in throughput and the reduction of cell abandonment while avoiding the occurrence of blocking by enabling even the processor of low throughput to execute candidate selection processing/competition arbitration processing concerning an input buffer type switch.例文帳に追加

入力バッファ型スイッチにおいて、処理能力の小さなプロセッサでも候補選択処理／競合調停処理を実行可能としブロッキングの発生を回避してスループットの向上とセル廃棄の低減を図るシステムの提供。 - 特許庁

To provide a spreadsheet control program having excellent operability in editing a spreadsheet such as cell range selection in a computer with a touch screen such as a smartphone and a tablet computer while utilizing visibility of the touch screen.例文帳に追加

スマートフォンやタブレットＰＣなどのタッチスクリーンを備えたコンピュータで、セルの範囲指定などスプレッドシートを編集する際の操作において、タッチスクリーンの視覚性を活かしながら、操作性に優れたスプレッドシート制御プログラム等を提供する。 - 特許庁

One electrode in each memory capacitor C in a memory cell MC is connected to one of plural bit lines BLi through a corresponding selection transistor T and the other electrode is connected to one of plate segments PLA, PLB, PLC and PLD.例文帳に追加

メモリセルＭＣにおける各メモリキャパシタＣの一方の電極は、対応する選択トランジスタＴを介して複数のビットラインＢＬｉのうちの１つと接続されており、他方の電極はプレートセグメントＰＬＡ，ＰＬＢ，ＰＬＣ，ＰＬＤの１つと接続されている。 - 特許庁

In the nonvolatile storage circuit, each memory cell is coupled with one first bit line corresponding to a plurality of first bit lines, and each of two first bit lines is coupled with one corresponding first amplifier circuit via a selection circuit.例文帳に追加

不揮発記憶回路は、各々のメモリセルは複数の第１ビット線の対応する１つの第１ビット線に結合され、２つの第１ビット線の各々は選択回路を介して対応する１つの第１増幅回路に結合される。 - 特許庁

During reading data from any one phase change memory cell chosen among the phase change memory cells in the columns, the first and second bit line selection circuits electrically connect the first and second edges of the local bit line with a global word line.例文帳に追加

カラムの相変化メモリセルのうち選択された何れか一つの相変化メモリセルからデータを読み出す間に、第１及び第２ビットライン選択回路は、ローカルビットラインの第１及び第２端をグローバルワードラインに電気的に連結する。 - 特許庁

In the solid-state imaging device in which a plurality of pixel cells are arranged in the line direction or the column direction, each pixel cell includes: a photoelectric conversion part; a transfer transistor; a floating diffusion part; a source follower transistor; a selection transistor; and a rest transistor.例文帳に追加

複数の画素セルを行方向または列方向に並べた固体撮像素子において、各画素セルは、光電変換部と、転送トランジスタと、フローティングディフュージョン部と、ソースフォロアトランジスタと、選択トランジスタと、リセットトランジスタとを備える。 - 特許庁

In order to secure a current to flow in the bit line BL [i] connected to the drain of the twin memory cell (i), the gate voltage BS0 of a bit line selection transistor 217A arranged at half way is set to 4.5 V being high voltage.例文帳に追加

このとき、ツインメモリセル（ｉ）のドレインに接続されたビット線ＢＬ［ｉ］に流れる電流を確保するために、その途中にあるビット線選択トランジスタ２１７Ａのゲート電圧ＢＳ０を高電圧である４．５Ｖに設定する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a portion thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparison with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

To provide a magnetic memory device provided with both of a high access speed which is a merit of an MRAM constituted of one selection element and one TMR element and the reduction of a cell area which is a merit of a cross point type MRAM.例文帳に追加

１選択素子と１ＴＭＲ素子で構成されるＭＲＡＭの利点であるアクセス速度の速さとクロスポイント型のＭＲＡＭの利点であるセル面積の縮小化とを兼ね備えた磁気メモリ装置の提供を図る。 - 特許庁

A memory cell is composed of a series connection body of a selection transistor and two memory transistor, while a defective state of this series connection body is simulated, and a defective model for generating a reference signal at the time of reading out data is provided.例文帳に追加

メモリセルを選択トランジスタと２個のメモリトランジスタとの直列接続体で構成すると共に、この直列接続体の不良状態を模擬し、データ読み出し時の参照信号を発生するための不良モデルを設ける。 - 特許庁

By completing data line charging at an early stage, a time from the data reading start until a passing current difference of the data line reaches a level corresponding to stored data of the selection memory cell is shortened to be able to accelerate data reading.例文帳に追加

データ線の充電を早期に完了することにより、データ読出開始から、データ線の通過電流差が選択メモリセルの記憶データに応じたレベルへ到達するまでの時間を短縮し、データ読出を高速化することができる。 - 特許庁

To provide a device for removing carbon monoxide, capable of oxidizing and removing carbon monoxide in a reformed gas supplied to a fuel cell body by carbon monoxide selection oxidation catalyst and increasing the efficiency of heat recovery, without reducing the reaction level.例文帳に追加

燃料電池本体に供給される改質ガス中の一酸化炭素を一酸化炭素選択酸化触媒によって酸化除去する一酸化炭素除去器において、反応レベルを落とさずに熱回収の効率を高める。 - 特許庁