「source-region」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

In the Y direction which is in parallel with the main surface 1a, a trench 5 is formed so as to penetrate the P-type base region 2 from the N+ type source region 3, and a gate electrode 7 is formed on the surface of the trench 5 via a gate oxide film 6.例文帳に追加

そして、主表面１ａと平行を成すＹ方向において、ｎ^+型ソース領域３からｐ型ベース領域２を貫通するようにトレンチ５を形成し、トレンチ５の表面にゲート酸化膜６を介してゲート電極７を形成する。 - 特許庁

The thin-film transistor includes: a semiconductor layer formed on a substrate 10 and having a channel region 30a2 and source-drain regions 30a1, 30a3; and a gate electrode 30b arranged opposite to the channel region through a gate insulating film.例文帳に追加

薄膜トランジスタは、基板（１０）上に形成されており、チャネル領域（３０ａ２）及びソースドレイン領域（３０ａ１、３０ａ３）を有する半導体層と、チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極（３０ｂ）とを備える。 - 特許庁

With the p-MOS structure, the base body is an n-type silicon substrate 1, the high-potential electrode is a gate electrode 4, the low-potential electrode is a drain region (or a source region), and the insulation layer is a gate insulation layer 3.例文帳に追加

ｐ−ＭＯＳ構造をとるもので、基体がｎ型シリコン基板１であり、高電位電極がゲート電極４であり、低電位電極がドレイン領域（またはソース領域）２であり、絶縁層がゲート絶縁層３であることを特徴とする。 - 特許庁

The field-effect semiconductor device includes a source region and a first drain region at least one of which is formed of a metal material or a polycrystal semiconductor and also includes a tunnel insulating film formed between the metal material or polycrystal semiconductor and a semiconductor channel layer.例文帳に追加

ソース領域及び第１ドレイン領域の少なくとも一方が金属或いは多結晶半導体からなるとともに、前記金属或いは多結晶半導体と半導体チャネル層との間に形成されたトンネル絶縁膜を有する。 - 特許庁

To provide a semiconductor chip for generating a controllable frequency, in which obstructive thermal binding between a chip region having a heat source and a chip region of a voltage-controlled oscillating circuit is minimized.例文帳に追加

制御可能な周波数を生成するための半導体チップにおいて、熱源を有するチップ領域と電圧制御式の発振回路のチップ領域との間で妨害となる熱結合が可能な限り小さくなる半導体チップを提供すること。 - 特許庁

The lateral MOS transistor includes a substrate 100, an active layer 101, the Locos oxide film 102, diffusion layers 103, 104 and 105, a gate oxide layer 106, a drain region 107, a source region 108, a body diffusion layer 109, and a gate polycide electrode 110.例文帳に追加

横型ＭＯＳトランジスタは、基板１００、活性層１０１、Ｌｏｃｏｓ酸化膜１０２、拡散層１０３、１０４、１０５、ゲート酸化層１０６、ドレイン領域１０７、ソース領域１０８、ボディ拡散層１０９、ゲートポリサイド電極１１０を備える。 - 特許庁

Related to its manufacturing method, the p+ embedded region 42 is formed with a first mask of a polycrystal silicon film while the n+ source region 43 is formed with a second mask formed by thermally oxidizing the first mask, for finely controlling a channel length.例文帳に追加

その製造方法としては、多結晶シリコン膜からなる第一のマスクによりｐ^+ 埋め込み領域４２を規定し、第一のマスクを熱酸化した第二のマスクによりｎ^+ ソース領域４３を規定して、微細なチャネル長の制御をおこなう。 - 特許庁

A source region is formed on one side of the gate electrode in a gate length direction, and a drain region is formed on the other side, both formed by impurity diffusion from polycrystalline silicon containing an impurity and filling the inside of the trench portion, deep enough to reach vicinity of the bottom of the gate electrode (vicinity of bottom of trench portion).例文帳に追加

ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。 - 特許庁

A second impurity peak at the location deeper than a first impurity peak as the impurity peak of impurity implanted region for adjusting the threshold voltage, exists in the region held by the source regions and drain regions of the FET's 20, 30.例文帳に追加

各ＦＥＴ２０，３０のソース領域とドレイン領域とで挟まれた領域には、閾値電圧調整用の不純物注入領域の不純物ピークである第１の不純物ピークよりも深い位置に現れる第２の不純物ピークが存在している。 - 特許庁

And, by applying the ion implantation method using the ring-shaped gate electrode 35 as a mask, arsenic is injected with high concentration into the surface n^+ layer 90 and the p^+ type region 89 through the LDD side spacer 91 to form an n^+ type source region 36.例文帳に追加

そして、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ＬＤＤサイドスペーサ９１を通して表面ｎ^+層９０及びｐ^+型領域８９内にひ素を高濃度で注入し、ｎ^+型のソース領域３６を形成する。 - 特許庁

In a method for manufacturing a semiconductor device such as an SiC-based vertical power MISFET using a silicon carbide semiconductor substrate, a channel region, a source region and a gate structure are formed in a self-alignment manner with each other.例文帳に追加

本願発明は、シリコンカーバイド系半導体基板を用いたＳｉＣベースの縦型パワーＭＩＳＦＥＴ等の半導体装置の製造方法において、チャネル領域、ソース領域、およびゲート構造を相互に自己整合的に形成するものである。 - 特許庁

The electrode sections of the drain region and source region of n-type or p-type double gate MOS transistor structure are provided with each gate electrode by self-alignment (simultaneously positioned at one time of a lithography process).例文帳に追加

島状半導体結晶層内に形成されたＮ形またはＰ形二重ゲートＭＯＳトランジスタ構造のドレイン領域およびソース領域の電極部は各ゲート電極と自己整合（一回のリソグラフィー工程で同時に位置決めされること）で設ける。 - 特許庁

Related to a semiconductor substrate 11, an n-type source region 16 and an n-type drain region 17 are formed beside a floating gate electrode 13 and a control gate electrode 15 formed above it through a capacity insulating film 14.例文帳に追加

半導体基板１１における、浮遊ゲート電極１３及びその上に容量絶縁膜１４を介して形成された制御ゲート電極１５の側方には、ｎ型のソース領域１６とｎ型のドレイン領域１７とが形成されている。 - 特許庁

The semiconductor device includes a semiconductor substrate 1 including a plurality of device regions and a device isolation region 13 defining the device regions, and a MOS transistor formed on a semiconductor substrate major surface and having a source/drain region 11 and a gate 12.例文帳に追加

複数の素子領域及びこれらを区画する素子分離領域１３を有するシリコンなどの半導体基板１と、半導体基板主面に形成されたソース／ドレイン領域１１及びゲート１２を有するＭＯＳトランジスタとを具備している。 - 特許庁

To provide a semiconductor device whose source region and base region are formed by ion injection by using the same mask and a manufacturing method therefor by improving the tradeoff relation between a channel resistance and a JFET resistance which is a problem arising when an element is made thin.例文帳に追加

素子の微細化で問題となるチャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善し、ソース領域とベース領域をイオン注入で作製するときに同一のマスクを用いて作製する半導体装置及びその製造方法を得る。 - 特許庁

In a region between the gate insulation film 5 and the source electrode 3 and in a region between the gate insulation film 5 and the drain electrode 4, the carbon nanotube 6 is in contact with an insulation film 11 consisting of a material different from that of the gate insulation film 5.例文帳に追加

カーボンナノチューブ６は、ゲート絶縁膜５とソース電極３の間の領域、及び、ゲート絶縁膜５とドレイン電極４の間の領域のそれぞれの領域にて、ゲート絶縁膜５とは異なる材料よりなる絶縁膜１１と接する。 - 特許庁

An LDMOS transistor comprises: a gate electrode formed on a semiconductor substrate via a gate insulating film; a source diffusion region and a drain diffusion region each formed in the semiconductor substrate at the both side of the gate electrode; and a field drain portion.例文帳に追加

ＬＤＭＯＳトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側の半導体基板中にそれぞれ形成されたソース拡散領域及びドレイン拡散領域と、フィールドドレイン部と、を備える。 - 特許庁

Therefore, light from the light source 12a entered into the region 14b is diffused in the longitudinal direction of the lamp to prevent light-entering positions to the translucent cover 16 from being concentrated on a region A in the vicinity of its optical axis.例文帳に追加

これにより、略円筒状領域１４ｂに入射した光源１２ａから光を灯具前後方向に拡散させて、透光カバー１６への光入射位置がその光軸近傍領域Ａに集中してしまうのを未然に回避する。 - 特許庁

After a MOS type transistor having a gate insulating film 14, a gate electrode layer 16, a source region 24, and a drain region 26 is formed on one main surface of a silicon substrate 10, an interlayer insulating film 28 is formed to cover the transistor.例文帳に追加

シリコン基板１０の一方の主面には、ゲート絶縁膜１４、ゲート電極層１６、ソース領域２４及びドレイン領域２６を有するＭＯＳ型トランジスタを形成した後、このトランジスタを覆って層間絶縁膜２８を形成する。 - 特許庁

Diffused layers 4 are formed on each side of the control gate 3 on the silicon substrate 1 through ion implantation to serve as a source region and a drain region for the formation of a memory transistor, and thus a MONOS- type semiconductor nonvolatile memory device is fabricated.例文帳に追加

コントロールゲート３の両側の部分のシリコン基板１に、イオン注入によりソース領域およびドレイン領域としての拡散層４を形成してメモリトランジスタを形成し、ＭＯＮＯＳ型半導体不揮発性記憶装置を製造する。 - 特許庁

After all pixels are simultaneously transferred to a p-type region 37 with small area near the source, the charge simultaneously photoelectrically converted and stored by an embedded p^-region 39 of all pixels performs global shutter operations that are successively output.例文帳に追加

全画素の埋め込みのｐ^-領域３９により一斉に光電変換されて蓄積された電荷は、面積の小さなソース近傍ｐ型領域３７へ全画素一斉に転送された後、順次に出力されるグローバルシャッタ動作を行う。 - 特許庁

A region for forming a source 32a and a region for forming a drain 32b, and regions for forming extension parts 32c and 32d are made amorphous, then recrystallized, and a dopant is activated by suppressing a thermal diffusion exceeding a solid solution limit.例文帳に追加

ソース３２ａを形成する領域及びドレイン３２ｂを形成する領域と、エクステンション部３２ｃ、３２ｄを形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させる。 - 特許庁

To provide a technique for preventing accumulation of holes in a p-type nitride semiconductor layer by setting the threshold voltage at a low level in a transistor which is provided, in the surface layer of the p-type nitride semiconductor layer, with an n-type source region and an n-type drain region.例文帳に追加

ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタにおいて、しきい値が低く、ｐ型窒化物半導体層内にホールが蓄積されない技術を提供する。 - 特許庁

An extended drain region 2 formed of n-type impurity and a source region 3, formed of n-type impurity in a concentration of about 3×10^15 to 1×10^16cm^-3 having the depth of about 3 to 5 μm, are formed on a p-type silicon substrate 1.例文帳に追加

ｐ型シリコン基板１に、約３〜５μｍ程度の深さを有する約３×１０^15〜１×１０^16ｃｍ^-3の濃度のｎ型不純物からなる延長ドレイン領域２及び、ｎ型不純物からなるソース領域３を形成する。 - 特許庁

To provide a magnetoresistive RAM which adjusts an amount of electric current flowing from a drain region to a source region depending on the amount of the electric current flowing through an MTJ of an MRAM cell in accordance with a wordline voltage size and reads two or more multiple data.例文帳に追加

ワードライン電圧の大きさに従いＭＲＡＭセルのＭＴＪを通じて流れる電流の量によりドレイン領域からソース領域に流れる電流の量を調節し、２つ以上の多重データを読み出す磁気抵抗ラムを提供すること。 - 特許庁

A region (and a neighboring region thereof) having a sidewall portion exposed between source-drain electrodes 17, of a semiconductor layer 14 formed in a lower layer of a channel protection layer 15 provided in the thin film transistor TFT is subjected to oxidation processing by oxygen plasma processing.例文帳に追加

薄膜トランジスタＴＦＴに設けられるチャネル保護層１５の下層に形成された半導体層１４のうち、ソース、ドレイン電極１７間に側壁部が露出する領域（及びその近傍領域）が、酸素プラズマ処理により酸化処理されている。 - 特許庁

A light source control part 16 controls the on-duty period (ratio of light emission time of the linear light-emitting region to the frame period) of a linear light-emitting region according to a result of detection with the moving picture speed detection part 15 for the respective linear light-emitting regions.例文帳に追加

そして、光源制御部１６は、線状発光領域毎に、動画速度検出部１５の検出結果に応じて線状発光領域のオンデューティ（１フレーム期間において線状発光領域が発光する割合）を制御する。 - 特許庁

A second insulating layer is formed on a substrate and covers side walls of the gate line and the gate electrode, the first insulating layer, the semiconductor layer, and the ohmic contact layer, and at the same time, exposes the ohmic contact layer in the source region and the drain region.例文帳に追加

第二の絶縁層が基板に形成され、ゲートライン及びゲート電極と、第一の絶縁層と、半導体層と、オーミック接触層と、の側壁を覆うと共に、前記ソース領域とドレイン領域におけるオーミック接触層を露出させる。 - 特許庁

In the epitaxial layer 5, a heavily doped embedded region 16 having an impurity concentration higher than that of the epitaxial layer 5 is formed between the deep trench 6 and a portion facing the source region 14 in the depth direction.例文帳に追加

そして、エピタキシャル層５には、ソース領域１４に対して深さ方向に対向する部分とディープトレンチ６との間に、エピタキシャル層５の不純物濃度よりも高い不純物濃度を有する高濃度埋込領域１６が形成されている。 - 特許庁

By forming the antireflection film 106 which is a source for supplying hydrogen below a light-shielding film 109, a dark output offset can be suppressed between an optical black region and an effective pixel region, produced due to the difference in the hydrogen supply quantity.例文帳に追加

また、水素供給膜である反射防止膜１０６を遮光膜１０９より下方に形成することで、水素供給量の違いにより生じるオプティカルブラック領域と有効画素領域との間の暗出力オフセットを抑制することができる。 - 特許庁

The transistor 100 includes a gate insulating layer 102 provided on the semiconductor layer 10, a gate electrode 106 provided on the gate insulating layer 120, and a drain region 110 and a source region 112 provided on the semiconductor layer 10.例文帳に追加

トランジスタ１００は、半導体層１０上に設けられたゲート絶縁層１０２と、ゲート絶縁層１２０上に設けられたゲート電極１０６と、半導体層１０に設けられたドレイン領域１１０及びソース領域１１２とを含む。 - 特許庁

The signal processor calculates an ellipse locus where the propagation distance of echo sound from a sound source sonobuoy 1 to each passive sonobuoy is fixed, sets a region, with specific width with the ellipse focus a center, and records an echo level corresponding to the region.例文帳に追加

信号処理器は音源ソノブイ１から各パッシブソノブイまでの反響音の伝搬距離が一定になる楕円軌跡を計算し、これを中心とした所定の幅を有する領域を設定し、領域に対応した反響音レベルを記録する。 - 特許庁

Particularly, serious damage was inflicted upon the production network in the Asia-Pacific region since the region had been structured with the United States serving as a large source of final demand, and so the creation of a new growth mechanism is required, including the expansion of domestic demand in the Asian countries and regions.例文帳に追加

特に、米国を大きな最終需要先として構築されてきたアジア太平洋域内の生産ネットワークは大きな影響を受けており、アジア各国・地域の内需拡大をはじめ新たな成長メカニズムの創造が求められている。 - 経済産業省

In the MOS transistor with emboss-type strap structure, a source region (92) and a drain region (91) are essentially insulated from a transistor substrate (51), and are connected to a transistor substrate (51) by connecting straps (94 and 95).例文帳に追加

隆起型ストラップ構造を有するＭＯＳトランジスタにおいて、ソース領域（９２）及びドレイン領域（９１）がトランジスタ基板（５１）からは実質的に絶縁されており、ストラップ（９４、９５）を接続することによってトランジスタ基板（５１）へ接続されている。 - 特許庁

For the capacitor structure of an integrated circuit, a nonvolatile memory cell 10 which has embodied on embedded capacitor structure 12 includes a metal oxide semiconductor(MOS) path transistor 14 made of a source region 16 and a drain region 18 made in a substrate 20, and a gate 22.例文帳に追加

埋め込みコンデンサ構造１２を具現化した不揮発性メモリ・セル１０には、基板２０に形成されたソース領域１６及びドレイン領域１８によって形成される金属酸化物半導体（ＭＯＳ）パス・トランジスタ１４と、ゲート２２も含まれている。 - 特許庁

In a selective growth method, n+ contact regions 8 and 9 in ohmic contact with a source electrode and a drain electrode, respectively, and an n- region 10 called a reduced surface field layer (reduced surface field region) aiming at relaxation of electric field concentration, are respectively formed.例文帳に追加

ソース電極，ドレイン電極とそれぞれオーミック接触するｎ^+コンタクト領域８，９、および電界集中の緩和を目的としたリサーフ層（リサーフ領域）と呼ばれるｎ^-領域１０を、それぞれ選択成長法によって形成する。 - 特許庁

To prevent the threshold voltage of a semiconductor memory device from dropping down with an increase of effective impurity concentration in source/drain regions due to the approach of a contact impurity region to the gate structure of a peripheral MOS transistor in a peripheral circuit region of the semiconductor device.例文帳に追加

半導体メモリデバイスの周辺回路領域の周辺ＭＯＳトランジスタに対するコンタクト不純物領域が、そのゲート構造に近づくことによって起こる実効的ソース、ドレイン濃度の上昇に伴うしきい値電圧の低下を防止する。 - 特許庁

In this state, the semiconductor layer 302 is subjected to annealing treatment, and the source region 302b', the drain region 302c', the connecting regions 311a and 311b, and LDD regions 303a and 303b in the semiconductor layer 302 are activated.例文帳に追加

この状態で、半導体層３０２をアニール処理し、半導体層３０２におけるソース領域３０２ｂ´、ドレイン領域３０２ｃ´、接続領域３１１ａ及び３１１ｂ、並びにＬＤＤ領域３０３ａ及び３０３ｂを活性化する。 - 特許庁

This transistor has a structure in which a heat conducting member 3a having a thermal conductivity higher than that of a gate insulation layer is provided so as to at least thermally couple to a gate electrode 3, corresponding to only either of a source region 12 and a drain region 13.例文帳に追加

ソース領域１２及びドレイン領域１３のいずれか一方のみに対応して、ゲート絶縁層に比して高い熱伝導率を有する伝熱部材３ａが、ゲート電極３に少なくとも熱的に連結して設けられた構成とする。 - 特許庁

When the semiconductor apparatus is put in an ON-state wherein a prescribed voltage is applied to the gate electrode 70, a degenerate region appears on the surface of the n^--type extended drain region 20 under the gate electrode 70, and a tunnel current flows through a border between a drain electrode 50 and a source electrode 80.例文帳に追加

ゲート電極７０に所定の電圧を印加するオン時には、ゲート電極７０下のＮ^-型延長ドレイン領域２０の表面に縮退領域が現れ、ドレイン電極５０とソース電極８０との境界部をトンネル電流が流れる。 - 特許庁

The above light source unit (14 and 114) includes a light source means (40 and 140) to generate the treatment light having a subscribed wavelength, a light guiding means (42 and 142) which guides the treatment light generated by the above light source means (40 and 140) to a desired region of the above subject eye (E) to illuminate, and a housing (52).例文帳に追加

前記光源ユニット（１４、１１４）が、所定の波長を有する治療光を発生する光源手段（４０、１４０）と、前記光源手段（４０、１４０）から発生した治療光を前記被検眼（Ｅ）の所望部位に導光して照射する導光手段（４２、１４２）と、筐体（５２）とを有する。 - 特許庁

The crop raising system 1 includes: a light source 2 for irradiating far-red light having a peak wavelength in a wavelength region of 685-780 nm; a control part 3 for controlling light irradiation action of the light source 2; and a time setting part 4 for arbitrarily setting a time zone for allowing the control part 3 to make the light source 2 perform light irradiation action.例文帳に追加

作物育成システム１は、波長域６８５〜７８０ｎｍにピーク波長を持つ遠赤色光を照射する光源２と、光源２の光照射動作を制御する制御部３と、制御部３に対して光源２の光照射動作させる時間帯を任意に設定する時間設定部４とを備える。 - 特許庁

The wide band light source 1 includes a light source 10A and an optical fiber 20, pilot light output from the light source 10A is guided by the optical fiber 20 to exhibit a nonlinear optical phenomenon and SC light in which the band region is enlarged according to the nonlinear optical phenomenon is generated on the optical fiber 20 and is output therefrom.例文帳に追加

広帯域光源１は、光源部１０Ａおよび光ファイバ２０を備え、光源部１０Ａから出力される種光を光ファイバ２０に導波させて非線形光学現象を発現させ、この非線形光学現象に因り帯域が拡大されたＳＣ光を光ファイバ２０において発生させて出力する。 - 特許庁

The spotlight 1 includes a light source 3 of a wide-angle light distribution, a condenser lens 4 for making light from the light source 3 a parallel light, a first convex lens 5 for condensing the parallel light to its focal point F1, and a second convex lens 6 located at a region separated further from the light source 3 than the focal point F1 of the first convex lens 5.例文帳に追加

スポットライト１は、広角配光の光源３と、光源３からの光を平行光とする集光レンズ４と、この平行光をその焦点Ｆ１に集光する第１の凸レンズ５と、第１の凸レンズ５の焦点Ｆ１よりも光源３から離れる領域に位置する第２の凸レンズ６とを備える。 - 特許庁

In the deposition device forming a film by relatively moving a substrate 5 as shown in an arrow mark to a deposition source having a plurality of evaporation sources 2, the evaporation source 2a for film-forming at a center region of the substrate 5 is arranged at a downstream side of the evaporation source 2b for filming at end-part regions.例文帳に追加

複数の蒸発源２を有する蒸着源に対して基板５を矢印で示すように相対移動させながら成膜する蒸着装置において、基板５の中央領域の成膜を行う蒸発源２ａを、端部領域の成膜を行う蒸発源２ｂより下流側に配置する。 - 特許庁