「source-region」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

The semiconductor device is provided with a plurality of thin film transistors 224 and 225 each having a semiconductor layer 204 containing a channel forming region 220, a source region 214, a drain region 214, a gate insulating film 215 provided on the semiconductor layer 204, and gate electrodes 216/211 which are provided on the gate insulating film 215 to control the electrical conductivity of the channel forming region 220.例文帳に追加

半導体装置は、各々、チャネル形成領域２２０、ソース領域２１４及びドレイン領域２１４を含む半導体層２０４と、半導体層２０４上に設けられたゲート絶縁膜２１５と、ゲート絶縁膜２１５上に設けられチャネル形成領域２２０の導電性を制御するゲート電極２１６／２１１と、を有する複数の薄膜トランジスタ２２４，２２５を備える。 - 特許庁

The semiconductor device includes: a semiconductor layer formed on a semiconductor substrate; a transistor having a source-drain region and a channel region in the semiconductor layer; and an insulating film formed on a lower side of the channel region between the semiconductor substrate and the semiconductor layer, and including stress generating distortion in the channel region.例文帳に追加

本発明の一態様に係る半導体装置は、半導体基板上に形成された半導体層と、前記半導体層内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、前記半導体基板と前記半導体層の間の、前記チャネル領域の下方に形成され、前記チャネル領域に歪みを発生させる応力を内包した絶縁膜と、を備える。 - 特許庁

This semiconductor device is provided with a first conductive well region formed in a semiconductor substrate, a second conductive source/drain region of a conductive type opposite to the first conductive type formed closely to the surface of the well region, a gate insulating film constituted of metallic oxide formed on the well region, and a gate electrode constituted of first conductive type polysilicon.例文帳に追加

半導体基板に形成された第１の導電型のウェル領域と、ウェル領域の表面近くに形成された、第１の導電型とは反対の導電型である第２の導電型のソース・ドレイン領域と、ウェル領域上に形成された、金属酸化物からなるゲート絶縁膜と、ゲート絶縁膜上に形成された、第１の導電型のポリシリコンからなるゲート電極とを有する。 - 特許庁

The semiconductor memory comprises a semiconductor layer, two diffusion layers formed in the semiconductor layer and serving as the source region and the drain region respectively, a channel region defined between the two diffusion layers, a gate insulating film formed on the channel region and consisting of a silicon oxide film containing carbon atoms by 0.1-5.0 atm%, and a gate electrode formed on the gate insulating film.例文帳に追加

半導体層と、該半導体層内に形成され、ソース領域及びドレイン領域となる２つの拡散層領域と、該２つの拡散層領域間に定められるチャネル領域と、該チャネル領域上に形成され、炭素原子を０．１乃至５．０アトミックパーセント含むシリコン酸化膜からなるゲート絶縁膜と、該ゲート絶縁膜上に形成されるゲート電極とを有する。 - 特許庁

TFT has a gate electrode 18 provided through a gate insulation film 17 on a semiconductor film 9 laid on one surface of an insulation substrate 10, a channel region 13 on the semiconductor film 9 below the gate electrode 18, a source region 20 at one side of the channel region 13 of the semiconductor film 9, and a drain region 19 at the other side.例文帳に追加

絶縁基板１０の一面に設けられた半導体薄膜９上にゲート絶縁膜１７を介して設けられたゲート電極１８と、ゲート電極１８の下側の半導体薄膜９の領域に設けられたチャネル領域１３と、半導体薄膜９のチャネル領域１３の両側に設けられたソース領域２０,ドレイン領域１９とを有するＴＦＴを備える。 - 特許庁

A semiconductor device is equipped with gate electrodes 22 and 23 formed on the semiconductor layer of a silicon substrate 11 through the intermediary of a gate insulating layer 21, impurity diffused layers 24, 25, and 26 which form a source region and a drain region provided in the semiconductor layer in an active region, and contacts 42 to 44 and contacts 47 to 49 formed on the gate electrodes 22 and 23 located in the active region.例文帳に追加

半導体装置は、シリコン基板１１の半導体層上に、ゲート絶縁層２１を介して形成されたゲート電極２２，２３、アクティブ領域の半導体層に形成された、ソース領域またはドレイン領域を構成する不純物拡散層２４，２５，２６、およびアクティブ領域に存在するゲート電極２２，２３上に形成された、複数のコンタクト部４２〜４４，４７〜４９、を有する。 - 特許庁

Moreover, an n+ source region 6 is formed in the layer 3, in such a way that the region 6 is involed in the region 5 and is exposed to the surface of the layer 3 and an insulating gate 8 is formed on the region 5, which is interposed between the regions 4 and 6 on the surface of the layer 3 via a gate oxide film 7 of a thin film thickness.例文帳に追加

また、ｐ型ウェル領域５に内包され、半導体層３の表面に露出するように半導体層３内にｎ＋型ソース領域６が形成されており、半導体層３表面における、ｎ＋型ドレイン領域４とｎ＋型ソース領域６との間に介在するｐ型ウェル領域５上には、薄い膜厚のゲート酸化膜７を介して絶縁ゲート８が形成されている。 - 特許庁

This manufacturing method contains a step in which the impurities are selectively introduced at a first concentration, into a region for nonvolatile memory cells 20R and a region for the electrostatic discharge damage countermeasure transistors 10R in the semiconductor substrate 1, and thereby the tunnel diffusion layer 24 is formed; and at the same time, a source region 11 and a drain region 12 of the electrostatic discharge damage action transistor are formed.例文帳に追加

この製造方法は、半導体基板１において不揮発性メモリセル用領域２０Ｒおよび静電破壊対策トランジスタ用領域１０Ｒに第１濃度で不純物を選択的に導入することによって、トンネル拡散層２４を形成し、同時に静電破壊対策トランジスタのソース領域１１およびドレイン領域１２を形成する工程を含む。 - 特許庁

The chemical sensor includes a sensitive element containing a first semiconductor region with a first channel region formed between a first drain region and a first source region, a first gate insulting film formed on the first channel region, a first gate electrode formed on the first gate insulating film, a sensitive film formed on the first gate electrode, and a controlling mechanism to control and float the potential of the first gate electrode of the sensitive element.例文帳に追加

第１ドレイン領域と第１ソース領域との間に第１チャネル領域が形成された第１半導体領域と、第１チャネル領域上に形成された第１ゲート絶縁膜と、第１ゲート絶縁膜上に形成された第１ゲート電極と、第１ゲート電極上に形成された感応膜と、を含む感応素子、及び、感応素子の第１ゲート電極の電位を制御し且つフローティング化する制御機構を具備する。 - 特許庁

Boundaries of three source dirver sections 70-1, 70-2 and 70-3 and the boundaries of a displaying region and a nondisplaying region during a partial display are made coincident and supply of driving power to signal line driving circuits 70-2 and 70-3 in the nondisplaying region is stopped so as to reduce power consumption.例文帳に追加

３つのソースドライバ部７０−１，７０−２，７０−３の境界線とパーシャル表示における表示領域と非表示領域との境界線を一致させ、非表示領域における信号線駆動回路７０−２，７０−３の駆動電力の供給を停止させ、消費電力を削減するものである。 - 特許庁

A channel region is formed using a laminate of semiconductor films obtained by: injecting impurities 109, 112 of conductivity type opposite to that of source region and drain region into a semiconductor film 107 pasted to a substrate 106 separated from a silicon wafer 101; and joining a single crystal semiconductor film 114 thereonto.例文帳に追加

シリコンウエハー１０１から分離された基板１０６に貼り合わせた半導体膜１０７に、ソース領域およびドレイン領域とは逆の導電型の不純物１０９、１１２を注入し、その上に単結晶半導体膜１１４を接合して得られる積層の半導体膜を用いてチャネル領域を形成する。 - 特許庁

Before the formation of the gate electrode 7, impurities are added to at least a part of the source region 9 and the drain region 10 by using ion implantation from an inner wall of the trench portion 3, and thereafter heat treatment is performed for diffusion and activation to form a diffusion region from the surface of the trench portion 3 down to a bottom portion thereof.例文帳に追加

ソース領域９とドレイン領域１０の少なくとも一部では、ゲート電極７の形成前にトレンチ部３の内壁からイオン注入を用いて不純物添加をおこなった後、拡散および活性化の熱処理を施すことによって、トレンチ部３の表面から底部にかけて深く形成させることを可能とする。 - 特許庁

The semiconductor device has the transistor having a gate 24 (L-shaped gate 25), a gate insulating film 22 formed immediately under the gate 24, a body region 26 formed immediately under the insulating film 22, and source and drain regions 28A and 28B formed on both sides of the body region 26 in a field region 20B.例文帳に追加

半導体装置は、ゲート２４（Ｌ型ゲート２５）と、前記ゲート２４の直下のゲート絶縁膜２２と、前記ゲート絶縁膜２２の直下のボディ領域２６と、前記ボディ領域を挟んだ両側に形成されるソース領域２８Ａ及びドレイン領域２８Ｂとを有するトランジスタを、フィールド領域２０Ｂに有する。 - 特許庁

A fluid supply device 21 to supply a fluid in the exposure region specified in the gap and a nozzle 25 connected to a pressurizing gas source are provided to prevent the fluid from entering a specific peripheral region outside the exposure region by sending out the pressurizing gas through the nozzle.例文帳に追加

前記ギャップ内に特定される露光領域に流体を供給するための流体供給デバイス２１と、加圧ガス源に接続されたノズル２５を含み、前記ノズルを通じて加圧ガスを送出することによって前記流体が前記露光領域外部の特定の周辺領域に入ることを妨げる。 - 特許庁

Concentration of the p-type impurity element at the specified depth at the superimposing part between the p-type impurity element region 33 and the source/drain region 35 is set lower than that of the p-type impurity element at the p-type impurity element region 33 other than the superimposing part corresponding to the specified depth.例文帳に追加

そして、ｐ型不純物元素領域３３とソース・ドレイン領域３５との重畳部分における特定深さのｐ型不純物元素の濃度を、特定深さに対応する重畳部分以外のｐ型不純物元素領域３３部分におけるｐ型不純物元素の濃度より低くしている。 - 特許庁

A drain region is provided on the upper part of the distorted semiconductor layer and the second semiconductor layer, a source region is provided on the lower part of the distorted semiconductor layer and the second semiconductor layer and on the surface of the semiconductor substrate, and a vertical type MISFET for which a wiring body is connected to each region is configured.例文帳に追加

歪み半導体層及び第２の半導体層の上部にはドレイン領域を設け、歪み半導体層及び第２の半導体層の下部且つ半導体基板の表面にはソース領域を設けておき、配線体をそれぞれの領域に接続した縦型のＭＩＳＦＥＴを構成すること。 - 特許庁

A light source L for irradiating a region to be measured with near-infrared rays with a prescribed wave length, and a detector D for receiving the near-infrared rays reflected against the region to be measured and converting it into an electric measurement signal are arranged in a part of an attachment unit 3 to be attached to the region to be measured in the examinee T.例文帳に追加

所定波長の近赤外線を計測対象領域に照射する光源Ｌと、計測対象領域で反射した近赤外線を受光し電気計測信号に変換するディテクタＤとを、被験者Ｔの計測対象領域に装着する装着具３の一部に配置する構成とした。 - 特許庁

After forming the source and drain (n+ type semiconductor regions) of an MISFET, a p-type semiconductor region 10 is formed to suppress the short channel effect and the p-type semiconductor region 10 is formed at a minimum essential region by suppressing an impurity from diffusing due to the heat history of the process.例文帳に追加

ＭＩＳＦＥＴのソース、ドレイン（ｎ^+型半導体領域）を形成した後に、短チャネル効果を抑制するためのｐ型半導体領域１０を形成し、プロセスの熱履歴による不純物の拡散を抑えることによって、必要最小限の領域にｐ型半導体領域１０を形成する。 - 特許庁

In the silicon carbide semiconductor device, a gate insulating film 15b on a first source region provided in a well region is formed so that a film thickness of the gate insulating film 15b becomes thicker than that of a gate insulating film 15a on the well region and a drift layer.例文帳に追加

炭化珪素半導体装置において、ウェル領域内に設けられた第一ソース領域上のゲート絶縁膜１５ｂの膜厚が、ウェル領域及びドリフト層上のゲート絶縁膜１５ａよりも厚くなるように形成し、ゲート電極１６の端部を、第一ソース領域上のゲート絶縁膜１５ｂと接するように配置する。 - 特許庁

In the base unit structure of a silicon carbide metal oxide semiconductor field effect transistor (MOSFET), the doping concentration at a channel formation section 3c of the well region 3 is minimum at the top surface, and the doping concentration at the bottom of the well region 3 is the same in the lower part 3a of the source region 4 and the lower part 3b of the channel formation section 3c.例文帳に追加

炭化珪素ＭＯＳＦＥＴの基本単位構造において、ウェル領域３のチャネル形成部３ｃのドーピング濃度は上面部で最小になり、ウェル領域３の底部のドーピング濃度はソース領域４の下の部分３ａとチャネル形成部３ｃの下の部分３ｂとで同じである。 - 特許庁

On a substrate 1 of glass or the like, there is formed a semiconductor thin film 2 having a minimum channel width (minimum channel width Wmin) at a center (the center part of a channel region 2C), and having the channel width widened in a taper form toward the end of a source region 2S and the end of a drain region 2D from the center.例文帳に追加

ガラスなどの基板１の上に、中央部（チャネル領域２Ｃの中央部）にてチャネル幅が最小となり（最小チャネル幅Ｗｍｉｎ）、かつ、該チャネル幅が中央部からソース領域２Ｓの端部及びドレイン領域２Ｄの端部に向かってテーパ状に拡がる半導体薄膜２を形成する。 - 特許庁

During reproduction, coherent light projected from a light source is formed to ring shape parallel light by an axicon optical system, the formed ring shape parallel light is guided to a reference light region 26R (that is, region other than signal light region 26S) of a spatial optical modulator 26, and reference light for read-out is generated.例文帳に追加

再生時には、光源から射出されたコヒーレント光を、アキシコン光学系でリング状の平行光に整形し、整形したリング状の平行光を空間光変調器２６の参照光領域２６Ｒ（即ち、信号光領域２６Ｓ以外の領域）に導いて、読出し用の参照光を生成する。 - 特許庁

Similarly, a p-type well potential power supply region 110 connected with a VSS wiring 106, for example, impurity concentration of a high concentration p-type impurity diffusion layer which constitutes the region 110 is made higher than that of a source/drain region 103 formed of the high concentration p-type impurity diffusion layer, and resistance value is made small.例文帳に追加

同様に、ＶＳＳ配線１０６に接続されるＰ型ウエル電位給電領域１１０を、例えばそれを構成する高濃度Ｐ型不純物拡散層の不純物濃度を、高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３よりも高くし、抵抗値を小さくする。 - 特許庁

The semiconductor device 1 has a p-type well region 3, an n-type drift region 4, a plurality of n^+-type source regions 5, and an n^+-type drain region 6 that are formed on a p-type substrate.例文帳に追加

ｐ型基板に、ｐ型ウェル領域３、ｎ型ドリフト領域４、複数のｎ^+型ソース領域５およびｎ^+型ドレイン領域６が形成された半導体装置１を、ｎ^+型ドレイン領域６と各ｎ^+型ソース領域５との間に形成されるチャネルがｎ^+型ドレイン領域６の周囲に略楕円状に配置されるような構造とする。 - 特許庁

An integrated semiconductor light source is provided with an active region adjusting optical gains and optical outputs by electric current injection, and a passive region having a structure of single integration in the active region and moving a cavity mode by electric current injection or reverse voltage impression to lock injected light.例文帳に追加

集積型半導体光源は、電流注入によって光利得と光出力を調節する活性領域と、前記活性領域に単一集積された構造を有し、電流注入または逆電圧印加によって空洞モードを移動させて注入光をロックさせる受動領域とを備える。 - 特許庁

To provide a tomographic image forming method capable of measuring the measuring concerned region in the whole region of a measurable range with high resolving power by one measurement in SS-OCT using a wavelength sweeping light source and capable of obtaining a tomographic image wherein the whole region of the measurable range is displayed with high resolving power, and an optical tomographic imaging apparatus.例文帳に追加

波長掃引光源を用いるＳＳ−ＯＣＴにおいて、１回の測定で測定可能な範囲の全域における測定関心領域を高解像に測定することができ、全域が高解像で表示された断層画像を得ることのできる断層画像形成方法および光断層画像化装置を提供する。 - 特許庁

The second line 20 formed on a position where it laps over the thin-film transistor is arranged on the position where the second line 20 laps over a source region 13A or a drain region 13B of the thin-film transistor and does no lap over a gate electrode 15 and a lightly doped drain region (LDD regions 13C, 13D).例文帳に追加

薄膜トランジスタと重なる位置に形成される第２配線２０は、薄膜トランジスタのソース領域１３Ａまたはドレイン領域１３Ｂと重なる位置であって、ゲート電極１５及び低濃度不純物拡散領域（ＬＤＤ領域１３Ｃ，１３Ｄ）とは重ならない位置に配置されている。 - 特許庁

A positive bias voltage is supplied to a semiconductor region where the MOSFET for composing the main circuit is formed by a positive bias voltage, and at the same time a current limitat circuit for limiting current being supplied to the semiconductor region in response to a substrate current flowing between the semiconductor region and the source is provided.例文帳に追加

主回路を構成するＭＯＳＦＥＴが形成される半導体領域に基板バイアス回路により正のバイアス電圧を供給するとともに、上記半導体領域とソースとの間に流れる基板電流に応答して上記半導体領域に供給れる電流を制限する電流制限回路を設ける。 - 特許庁

To provide an organic transistor in which a channel region between a source electrode and a drain electrode in a conductor layer has a crystalline phase and which realizes electrical separation between semiconductor elements compared with one in which a second region other than the channel region in the semiconductor layer has a non-crystalline phase.例文帳に追加

導体層におけるソース電極とドレイン電極との電極間のチャネル領域が結晶相であり、且つ該半導体層における該チャネル領域以外の第２の領域が非結晶相である構成ではない場合に比べて、半導体素子間の電気的な分離が実現された有機トランジスタを提供する。 - 特許庁

In the thin film transistor that uses the oxide semiconductor layer, a buffer layer having a high resistance region and a low resistance region on the oxide semiconductor layer is formed, and the oxide semiconductor layer and the source electrode layer or drain electrode layer contact each other through the low resistance region of the buffer layer.例文帳に追加

酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層の低抵抗領域を介して接触するように薄膜トランジスタを形成する。 - 特許庁

The method comprises: a step of forming a CMOS source, a drain region, and a well region sandwiched inbetween; a step of depositing a surface channel on the upper surface of the well region; a step of forming a high k dielectric on the surface channel; and a step of forming a gate electrode on the high k dielectric.例文帳に追加

この方法は、ＣＭＯＳソースおよびドレイン領域と、間に挟まれたウェル領域とを形成する工程と、ウェル領域の上の表面上に表面チャネルを堆積する工程と、表面チャネルの上に高ｋ誘電体を形成する工程と、高ｋ誘電体の上にゲート電極を形成する工程とを包含する。 - 特許庁

In the MIS transistor of the protection circuit region, the low-concentration drain region 6b suppresses deterioration in hot carrier resistance, and the source-side extension region 8a which contains high-concentration impurities as compared with the low-concentration drain 6b reduces an operation starting voltage in a parasitic bipolar transistor, thus improving a protection function.例文帳に追加

保護回路領域のＭＩＳトランジスタにおいて、低濃度ドレイン領域６ｂによりホットキャリア耐性の劣化が抑制され、低濃度ドレイン６ｂよりも高濃度の不純物を含むソース側エクステンション領域８ａにより寄生バイポーラトランジスタの動作開始電圧が低下して、保護機能が向上する。 - 特許庁

As viewed in a cross section of a trench gate electrode 12 extending along a surface 2a of a semiconductor substrate 2 in the semiconductor device 1, a trench gate electrode 12, an n^+-type source region 20, a p-type body contact region 30, a buried insulator layer 50 and an n^+-type drain region 60 are arranged in this order.例文帳に追加

半導体装置１を半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面で観測すると、トレンチゲート電極１２とn^+型ソース領域２０とp型ボディコンタクト領域３０と埋込絶縁体５０とn^+型ドレイン領域６０がその順序で配置されている。 - 特許庁

A p-type source/drain layer 37 is allowed to remain only at a p-type TFT region 12p by the reactive thermal CVD method via an etching stopper layer 35a, in a shape of the gate electrode 32 of a p-type TFT region 12n and a p-type TFT region 12p, and further the active layer 34 is patterned into an island shape.例文帳に追加

ｎ型ＴＦＴ領域１２ｎと、ｐ型ＴＦＴ領域１２ｐのゲート電極３２の形状のエッチングストッパ層３５ａを介して、反応性熱ＣＶＤ法によって成膜したｐ型ソース・ドレイン層３７をｐ型ＴＦＴ領域１２ｐのみに残し、さらに活性層３４を島状にパターニングする。 - 特許庁

A semiconductor device comprises: an element isolation (102) formed in a semiconductor layer (101); a first-conductivity-type impurity layer (104); a first-conductivity-type source region (106); a first-conductivity-type drain region (107); a second-conductivity-type gate region (105); and a control electrode (109) formed via an insulating film (108).例文帳に追加

半導体装置は、半導体層（１０１）に形成された素子分離（１０２）、第１導電型の不純物層（１０４）、第１導電型のソース領域（１０６）、第１導電型のドレイン領域（１０７）、第２導電型のゲート領域（１０５）、絶縁膜（１０８）を介して形成された制御電極（１０９）を備える。 - 特許庁

The liquid crystal display can be manufactured by combining formation of a gettering sink outside a p-channel type TFT region and a process of self-alignedly removing a part of a region, where the elements of a catalyst are gettered that is located outside the TFT region, by a source interconnection or drain interconnection.例文帳に追加

Ｐチャネル型ＴＦＴ領域の外側にゲッタリングシンクを設けることと、触媒元素をゲッタリングさせた領域の内、ＴＦＴ領域の外側に設けられている領域をソース配線あるいはドレイン配線により自己整合的に除去する工程とを組み合わせることにより、上記課題を解決できる。 - 特許庁

In an n-type well potential power supply region 109 connected with a VDD wiring 105, for example, impurity concentration of a high concentration n-type impurity diffusion layer 112 which constitutes the region 109 is made higher than that of a source/drain region 104 formed of the high concentration n-type impurity diffusion layer, and resistance value is made small.例文帳に追加

ＶＤＤ配線１０５に接続されるＮ型ウエル電位給電領域１０９を、例えばそれを構成する高濃度Ｎ型不純物拡散層１１２の不純物濃度を、高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４よりも高くし、抵抗値を小さくする。 - 特許庁

The illumination optical system for illuminating surfaces (M, W) to be illuminated based on light from a light source (1) is provided with a pupil intensity distribution forming means (3-10) for forming a first optical intensity distribution on a first region of an illumination pupil and forming a second optical intensity distribution on a second region spaced from the first region.例文帳に追加

光源（１）からの光に基づいて被照射面（Ｍ；Ｗ）を照明する照明光学系は、照明瞳の第１領域に第１光強度分布を形成し、第１領域から間隔を隔てた第２領域に第２光強度分布を形成する瞳強度分布形成手段（３〜１０）を備えている。 - 特許庁

To realize a technology which can reduce labor required for the specification change, and in addition, can make a transformer to be used smaller when the specification of an electric product of a first region specification is changed, and the electric product of a second region specification, of which the voltage value of an external power source is different from that of the first region is realized.例文帳に追加

第１地域仕様の電気製品の仕様変更をして、第１地域とは外部電源の電圧値が異なる第２地域仕様の電気製品を実現する場合に、仕様変更に要する労力を減少させることができ、しかも、使用する変圧器を小さくすることができる技術を実現する。 - 特許庁

The contact applies a reference voltage to a semiconductor region of a second conductivity type disposed below the source and drain regions of the transistor for amplification below the gate electrode of the transistor for amplification through a semiconductor region of the second conductivity type disposed along a side surface and a bottom surface of an element isolation region.例文帳に追加

このコンタクトは、素子分離領域の側面及び底面に沿って配された第２導電型の半導体領域を介して、増幅用トランジスタのゲート電極の下部で、増幅用トランジスタのソース及びドレイン領域よりも下方に配された第２導電型の半導体領域に基準電圧を供給する。 - 特許庁

This semiconductor device is provided with an N-channel MOSFET unit cell that is arranged in a mesh or offset mesh shape, and a source N+ is formed at a region excluding the corner of the unit cell.例文帳に追加

メッシュ或いはオフセットメッシュに配置されたＮチャンネル型ＭＯＳＦＥＴユニットセルを備え、前記ユニットセルのコーナー部を除いた領域にソースＮ＋を形成する。 - 特許庁

To provide a MOS transistor which realizes full reduction in the resistance of a gate electrode, without the possibility of the occurrence of junction leakage of the source/drain region, and to provide a method for manufacturing the same.例文帳に追加

ソース・ドレイン領域のジャンクションリークの懸念なくゲート電極の十分な低抵抗化を実現するＭＯＳ型トランジスタ及びその製造方法を提供する。 - 特許庁

Also, a modulation voltage at a frequency which is a positive integer multiple of a resonator orbiting frequency of the MLLD 1 is applied to the light modulation region 2 by a modulation voltage source 13.例文帳に追加

また、変調電圧源13によりMLLDの有する共振器周回周波数の自然数倍の周波数の変調電圧が光変調領域に印加される。 - 特許庁

More specifically, at the ends of the channel formation portion 10 on the source 4 side and on the drain 5 side, a higher- concentration region 11 whose impurity concentration is higher than at the central part is formed.例文帳に追加

すなわち、チャネル形成部１０のソース４、ドレイン５側の端部に、中央部と比べて不純物濃度の高い高濃度領域１１が設けられている。 - 特許庁

To provide a surface lighting light source which gives illumination light in uniform luminance from rear side to the whole display region of a display panel of transmission type such as a liquid crystal display device.例文帳に追加

液晶表示装置などの透過型の表示パネルの表示領域全体に対して背面から均一な輝度で照明光を与える面照明光源を提供する。 - 特許庁