「wiring substrate」に関連した英語例文の一覧と使い方(148ページ目) - Weblio英語例文検索

The probe card includes a main substrate having an external terminal connected to a tester and internal wiring, two or more probes for signal and probes for ground fixed with resin, and a ring supporting the resin, in which the probes for signal and the probes for ground are connected to the internal wiring of main substrate with a parallel line feeder, and the parallel line feeder is connected to the probe within the resin.例文帳に追加

テスタに接続される外部端子と内部配線を有するメイン基板と、樹脂によって固定された複数の信号用プローブおよびグランド用プローブと、上記樹脂を支えるリングとを備えるプローブカードであって、上記信号用プローブおよびグランド用プローブは、平行線フィーダーによって、上記メイン基板の内部配線と接続され、上記平行線フィーダーは上記樹脂内で上記プローブと接続されている。 - 特許庁

This display device includes an insulation substrate, first wiring 114 which are formed in one direction on the insulation substrate, second wirings 130 which are insulated from the first wirings 114 and intersect the wirings 14, pixel electrodes 150 which are formed in pixel regions to be formed by making the first wirings and the second wiring intersect and switching elements which are connected to the wirings 114, the wirings 130 and the pixel electrodes 150.例文帳に追加

絶縁基板と、絶縁基板上に一方向に形成されている第１配線１１４、第１配線１１４と絶縁されて交差している第２配線１３０と、第１配線１１４と第２配線１３０とが交差してなす画素領域内に形成されている画素電極１５０と、第１配線１１４、第２配線１３０及び画素電極１５０に連結されているスイッチング素子とを含んでいる。 - 特許庁

The biosensor array has a substrate, a large number of the heaters arranged on the substrate in a matrix state, power wiring for feeding a current to the heaters, thin film transistors arranged in a matrix state corresponding to the heaters, gate wiring for applying a control signal to the thin film transistors and sensors which are formed at the positions corresponding to the heaters and the thin film transistors and carry DNA probes.例文帳に追加

基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。 - 特許庁

A BGA semiconductor device (resin-encapsulated semiconductor device) includes a wiring substrate 1 with a semiconductor chip 10 placed in a given region; a plurality of metal bumps 30, which are formed in a region different from the region, where the semiconductor chip 10 on the wiring substrate 1 is placed and are arranged at given intervals; and a sealing resin layer 20, covering at least the semiconductor chip 10.例文帳に追加

このＢＧＡ型半導体装置（樹脂封止型半導体装置）は、半導体チップ１０が所定領域上に搭載された配線基板１と、この配線基板１の半導体チップ１０が搭載された領域とは異なる領域に形成され、互いに所定の間隔を隔てて配列された複数の金属バンプ３０と、少なくとも半導体チップ１０を覆う封止樹脂層２０とを備えている。 - 特許庁

After a wiring layer 4 having a prescribed pattern is formed by dry-etching a metallic film or a semiconductor film formed on a semiconductor substrate, or after forming an insulating layer on the semiconductor substrate on which the wiring layer 4 is formed, followed by a dry-etching of the insulating layer to a prescribed pattern, cleaning is performed with a cleaning agent including a fluorine compound, an organic solvent, and water.例文帳に追加

半導体基板上の金属膜又は半導体膜をドライエッチングし、所定のパターンを有する配線層４を形成した後、あるいは、配線層４が形成された半導体基板上に絶縁層を形成し、これを所定のパターンにドライエッチングした後、フッ素化合物、有機溶剤及び水を含有し、フッ素化合物の含有量が０．００１〜０．２重量％である洗浄剤により洗浄処理する。 - 特許庁

To provide a multiple-patterning ceramic wiring board that stably and firmly sucks a ceramic mother board to a suction table for fixing without shaking when fixing the ceramic mother board onto the suction table for mounting an electronic component, and can accurately and easily mount the electronic component in each wiring substrate region.例文帳に追加

電子部品を搭載するための吸引テーブル上に固定した際に、セラミック母基板がぐらつくことがなく吸引テーブルに安定して強固に吸引固定され、各配線基板領域に電子部品を正確かつ容易に搭載することが可能な多数個取りセラミック配線基板を提供すること。 - 特許庁

This method of manufacturing a multilayer wiring substrate contains a process of impregnating a porous laminate 30, which comprises porous layers 11 of two or more layers and a wiring layer 20 interposed between the porous layers 11 and formed on either of the porous layers 11, with a raw- material composite R of thermosetting resin, and making the resin half-cured or completely cured.例文帳に追加

２層以上の多孔質層１１と、その多孔質層１１の間に配置されその何れかの多孔質層１１に形成された配線層２０とを備える多孔状積層物３０に、熱硬化性樹脂の原料組成物Ｒを含浸させて半硬化又は硬化させる工程を含む多層配線基板の製造方法。 - 特許庁

A semiconductor device includes: first and second blocks having a plurality of memory cells MT installed in a semiconductor substrate 11 and a plurality of selection transistors ST2 serially connected to one ends of the current paths of the plurality of memory cells MT; an embedded wiring layer 32; and an upper layer wiring layer SL.例文帳に追加

半導体記憶装置は、半導体基板１１に設けられた複数のメモリセルＭＴと、複数のメモリセルＭＴの電流経路の一端に直列に接続された複数の選択トランジスタＳＴ２とを有する第１及び第２のブロックと、埋め込み配線層３２と、上層配線層ＳＬとを含む。 - 特許庁

Between a wiring layer 2 of the wiring substrate 1 and the protruding electrode (bump) 6 of the lower semiconductor chip 5, as well as a protruding electrode (bump) 7 of the lower semiconductor chip 5 and a protruding electrode (bump) 9 of the upper semiconductor chip 8 are electrically connected together by electroless plating that uses the reducing agent of redox base metal.例文帳に追加

配線基板１の配線層２と下部半導体チップ５の突起電極（バンプ）６との間、下部半導体チップ５の突起電極（バンプ）７と上部半導体チップ８の突起電極（バンプ）９の突起電極（バンプ）同士をレドックス系金属の還元剤を用いた無電解めっきにより電気的に接続させる。 - 特許庁

The transfer pad 10 being the wiring terminal comprises a metal pattern 12 connected to a wiring of an array substrate 28, a lightning rod pad 16 protecting the metal pattern 12 by corrosion of a battery effect and a conductive film 14a connecting the metal pattern 12 and the lightning rod pad 16 and blocking corrosion of the lightning rod pad.例文帳に追加

本発明の配線端子であるトランスファパッド１０は、アレイ基板２８の配線に接続された金属パターン１２と、電池効果による腐食で金属パターン１２を保護する避雷針パッド１６と、金属パターン１２と避雷針パッド１６を接続し、避雷針パッド１６の腐食を遮断する導電膜１４ａと、を含む。 - 特許庁

In the wiring board where a nickel-plated layer 6 and a gold- plated layer 7 are successively deposited on the exposed surface of a wiring layer 2 on an insulation substrate 1, the content of boron in the nickel-plated layer 6 is 0.1 wt.% or less, and the average diameter of a nickel particle is 20 nm or less.例文帳に追加

絶縁基体１に形成された配線層２の露出表面にニッケルめっき層６及び金めっき層７を順次被着させて成る配線基板であって、前記ニッケルめっき層６はホウ素の含有量が０．１重量％以下であり、かつニッケル粒子の平均粒径が２０ｎｍ以上である。 - 特許庁

To provide a laminate showing high adhesion between a metallic thin film and a substrate, having the same conductivity as a bulk metallic thin film, showing superiority in fine wiring formability and moisture resistance and causing very little discoloration of a wiring end portion after electroless tin plating, and to provide its manufacturing method.例文帳に追加

金属薄膜と基板との密着性が高く、バルクの金属薄膜と同等程度の導電性を有し、微細配線形成性や、耐湿性等の特性にも優れ、無電解錫めっきを行った際の配線端部の変色が極めて少ない積層体およびその製造方法を提供することである。 - 特許庁

The solar cell comprises an electrode having a finger part and a bus bar part provided on one and/or the other major surface side of a semiconductor substrate, and a wiring material connected with the bus bar part at a specified position thereof wherein the bus bar part is applied with a coating agent except the position connected with the wiring material.例文帳に追加

半導体基板の一主面側および／または他の主面側にフィンガー部とバスバー部とから成る電極を設け、このバスバー部の所定箇所に配線材を接続した太陽電池において、前記配線材の接続箇所を除いて前記バスバー部を塗布剤でコートしたことを特徴とする。 - 特許庁

A wiring correction device Rs emits a laser beam Lt to wiring to be processed 29 on a substrate 2 for performing processing, the device including a diaphragm member 5 for adjusting transmittance of the laser beam Lt so that energy distribution in a direction crossing the optical axis of the laser beam Lt becomes high at the center and low at the side edges.例文帳に追加

基板２上の処理を要する被処理配線２９にレーザ光Ｌｔを出射することで処理を行う配線の修正装置Ｒｓであって、レーザ光Ｌｔの光軸と交差する方向のエネルギ分布を中心部が高く、辺縁部が低くなるように、レーザ光の透過率を調整する絞り部材５を備えている。 - 特許庁

The substrate 74 comprises a photo detector 102 to be mounted on a surface of a first flat plate layer 75a, an amplifier 103 to be mounted on a surface of a second flat plate layer 75b, and wiring 128 that electrically connects the photo detector 102 and the amplifier 103 through first and second wiring holes 134, 136.例文帳に追加

基板７４は、第１の平板層７５ａの表面に実装される受光素子１０２と、第２の平板層７５ｂの表面に実装される増幅器１０３と、第１及び第２の配線孔１３４、１３６を介して受光素子１０２と増幅器１０３を電気的に接続する配線１２８と、を備える。 - 特許庁

To provide a photosensitive film for forming a circuit adapted to increased density of the wiring of a printed wiring board and having good following property to the surface ruggedness of a substrate to be laminated, high resolution, excellent characteristics such as etching resistance, laminating property, developability, mechanical strength and flexibility and easy operability.例文帳に追加

本発明は、プリント配線板の配線の高密度化に対応した、ラミネートすべき基板の表面の凹凸に対して追従性が良く、解像度が高く、しかも、耐エッチング性、ラミネート性、現像性、機械強度、柔軟性等の特性及び操作性に優れる回路形成用感光性フィルムを提供する。 - 特許庁

In the wiring sheet for a solar cell which feeds a current generated on the surface of a back contact type solar cell to an electrode on the rear surface, a laminate of an insulating substrate and a conductor is laminated with an ionomer resin interposed therebetween, and a wiring pattern is formed on the conductor.例文帳に追加

バックコンタクト型太陽電池の表面で発生する電流を裏面の電極に流すための太陽電池用配線シートであって、絶縁性を有する基材と導電体からなる積層体がアイオノマー樹脂を介して積層され、該導電体に配線パターンを施してなることを特徴とする太陽電池用配線シートである。 - 特許庁

To prevent decrease of critical current density of a current flowing in a superconducting wiring on a boundary line, when the superconducting wiring on a substrate of twin having a first single crystal and a second single crystal is formed bridging the boundary line of the first single crystal and the second single crystal.例文帳に追加

第１単結晶および第２単結晶を具える双結晶の基板上にある超電導配線を、これらの第１単結晶および第２単結晶の境界線を跨って形成する場合、この境界線上でこの超電導配線を流れる電流の臨界電流密度を減少させないようにすること。 - 特許庁

On this capacity variable substrate a dielectric layer 2 is formed between a wiring conductor 3 and a ground layer 4, and its dielectric constant is made variable by producing a depletion layer 10 in this dielectric layer 2, thus forming a semiconductor 12 that can adjust the parasitic capacity, which is parasitic on the wiring conductor 3.例文帳に追加

配線導体３とグランド層４との間に誘電体層２が形成され、この誘電体層２に、空乏層１０を生成することにより誘電率を可変して配線導体３に寄生する寄生容量を調整可能な半導体素子１２を形成したことを特徴とする容量可変基板。 - 特許庁

The signal line of the matrix array substrate consists of a lower layer wiring 31 of the signal line formed simultaneously with a drain electrode 32, and an upper layer wiring 51 of the signal line (auxiliary conductive layer) formed simultaneously with a pixel electrode 52, with the layers electrically connected to each other via a contact hole 41 for signal line upper and lower layers which penetrates through an insulating film 4 between the layers.例文帳に追加

信号線は、ドレイン電極３２と同時に作成される信号線下層配線３１と、画素電極５２と同時に作成される信号線上層配線（補助導電層）５１とが、これらの間の絶縁膜４を貫く、信号線上下層間コンタクトホール４１を介して互いに導通されて成る。 - 特許庁

When a printed wiring board is coated with a photoresist for circuit formation, the copper-plated or copper-foiled surface of the printed wiring board is uniformly and finely roughened in advance by using a high-pressure jet type roughening apparatus in order to improve the wettability of a substrate surface and also improve adhesive strength between the photoresist and copper.例文帳に追加

回路形成用のフォトレジストをプリント配線基板に塗装する際に、基板表面の濡れ性を向上させると共に、フォトレジストと銅との密着性を向上させるために、予め高圧噴射型粗化装置を用いてプリント配線基板の銅めっきもしくは銅箔表面を均一かつ微細に粗化する。 - 特許庁

The contact electrode 22 is formed by electrically conductive layers installed on an insulation substrate 24 and contains a contact piece 22b1 on the LSI side in contact with an electrode 6a of a semiconductor 6, a contact piece 22b2 on the wiring circuit board in contact with an electrode 8a of a wiring circuit board 8 and a ring part 22a that electrically connects them.例文帳に追加

コンタクト電極２２は、絶縁基板２４上に設けられた導電層により形成され、半導体装置６の電極６ａに接触するＬＳＩ側コンタクト片２２ｂ１と、配線基板８の電極端子８ａに接触する配線基板側コンタクト片２２ｂ２と、これらを電気的に接続するリング部２２ａとを有する。 - 特許庁

To provide a flexure substrate for suspension, which can secure connection reliability with an external terminal, while effectively preventing disconnection by securing a wiring intensity of a flying lead part even when refinement or density growth of wiring is carried out, and to provide a suspension, a suspension with head, and a hard disk drive.例文帳に追加

本発明は、配線がより微細化、あるいは高密度化される場合でも、フライングリード部の配線強度を確保して断線を効果的に防止しつつ、外部端子との接続信頼性も確保することができるサスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブを提供することを目的とするものである。 - 特許庁

The method of manufacturing the build-up substrate includes: a surface processing process S1 as a process of forming a wiring pattern of a first layer; a catalyst pattern forming process S2 of forming a catalyst pattern with an ink jet; a baking process S3 for the catalyst pattern; and an electroless copper plating process S4 of forming the wiring pattern.例文帳に追加

ビルドアップ基板の製造工程は、１層目の配線パターンを形成する工程として、表面処理工程Ｓ１と、インクジェットで触媒パターンを形成する触媒パターン形成工程Ｓ２と、触媒パターンの焼成工程Ｓ３と、配線パターンを形成する無電解銅めっき工程Ｓ４とを備えている。 - 特許庁

To provide an assembly of a semiconductor element placing member and a wiring conductor which can prevent the semiconductor element placing member and the wiring conductor from being dropped from a sealing resin of a semiconductor element package, to provide a semiconductor element placing substrate and a method for manufacturing the same, and to provide a semiconductor element package and a method for manufacturing the same.例文帳に追加

半導体素子パッケージの封止樹脂部から半導体素子載置部材および配線導体が脱落することを防止することが可能な、半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法を提供する。 - 特許庁

Moreover, the film composed of the conductive material is formed on a substrate, the film composed of the conductive material is dry-etched by using an ICP etching device, thereby the gate wiring of a taper angle not larger than 60° is formed; a gate insulating film is formed on the gate wiring; and an active layer is formed on the gate insulating film.例文帳に追加

また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形成する。 - 特許庁

The wiring structure includes a substrate 1 which has a first region R1 with many structures formed with fine pitches and a second region R2 formed in a plane, and a metal layer 4 which is formed continuously to the second region R2 among the first region R1 and the second region R2 to form a wiring pattern.例文帳に追加

配線構造体は、微細ピッチで構造体が多数形成された第１の領域Ｒ１と、平面状に形成された第２の領域Ｒ２とを有する基体１と、第１の領域Ｒ１、および第２の領域Ｒ２のうち第２の領域Ｒ２に連続的に形成されて、配線パターンをなす金属層４とを備える。 - 特許庁

To provide a photosensitive conductive paste which can form conductive wiring in a desired form with a high adhesion strength between a substrate and the conductive wiring, with a low resistance value, and without causing a swell or the like, even when an amount of conductive powder in the photosensitive conductive paste is reduced.例文帳に追加

感光性導電ペースト中の導電性粉末量を比較的少なくしても、基板と導電性配線との密着強度が高く、かつ抵抗値が低く、膨らみ等が発生せず所望する適切な形状の導電性配線を形成することのできる感光性導電ペーストを提供する。 - 特許庁

To provide high heat-resistant aluminum hydroxide particles having heat resistance and flame retardancy which can be suitably used for a printed wiring board substrate or the like adaptable to lead-free soldering, and to provide a method for producing the particles, a resin composition containing the particles, and a printed wiring board using the resin composition.例文帳に追加

鉛フリーはんだに対応可能なプリント配線板用基材等に好適に使用することができる耐熱性と難燃性を有する高耐熱性水酸化アルミニウム粒子、その製造方法及びこの粒子を含む樹脂組成物並びにこの樹脂組成物を使用したプリント配線板を提供する。 - 特許庁

The surface roughness of wiring when wet-etching a sheath metal layer is eliminated by covering the wiring 13 with the metal layer 19, and the wetting properties between the substrate and etching liquid is improved by performing O2 ashing treatment before wet etching, thus surely removing the sheath metal layer.例文帳に追加

本発明は、配線１３上に金属層１９を被覆することにより、シースメタル金属層のウエットエッチング時における配線表面のあれをなくし、且つウエットエッチング前にＯ_2アッシング処理を行うことにより、基板とエッチング液のぬれ性を向上させ、シースメタル金属層を確実に除去するものである。 - 特許庁

The CMOS image sensor comprises a plurality of transistors formed on a semiconductor substrate, a metal wiring formed on the plurality of transistors to electrically connect the plurality of transistors, and a plurality of light sensing elements electrically connected to the transistors and formed on the metal wiring.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは、半導体基板上に形成される複数のトランジスタと、前記複数のトランジスタを電気的に連結するために前記複数のトランジスタ上に形成される金属配線と、前記トランジスタと電気的に連結され、前記金属配線上に形成される複数の光感知素子とを含む。 - 特許庁

In this semiconductor element housing package (wiring board) 1, wiring layers 3 are formed on and/or in an insulating substrate 2 composed of a glass ceramic prepared by scattering a ceramic filler having an aspect ratio of ≥4 and a degrees of orientation of ≥50% in glass and/or a matrix prepared by crystallizing the glass.例文帳に追加

ガラスおよび／またはそれが結晶化したマトリックス中に、アスペクト比が４以上、かつ配向度が５０％以上のセラミックフィラーを分散してなるガラスセラミックスからなる絶縁基板２の表面および／または内部に配線層３を形成してなる半導体素子収納用パッケージ（配線基板）１を作製する。 - 特許庁

A cutting section 7 B is formed in a juncture 6 B for electrically connecting the light emitting element 5 B and the wiring 4 B and the removal of the cutting section 7 B is performed by irradiating the cutting section 7 B with a laser beam, thereby cutting the electrical connection of the wiring 4 B and the light emitting element 5 B constituting a circuit on the substrate.例文帳に追加

発光素子５Ｂと配線４Ｂを電気的に接続する接続部６Ｂに切断部７Ｂを形成し、切断部７Ｂに対してレーザー光線を照射することにより、切断部７Ｂの除去を行い、基板１上で回路を構成する配線４Ｂと発光素子５Ｂとの電気的接続を切断する。 - 特許庁

To provide a photosensitive resin composition for a circuit layer-to- layer adhesive developable with an aqueous developing solution using no organic solvent, excellent in various characteristics necessary for the insulating layer of a multilayer wiring board, e.g. adhesion to a substrate and having particularly superior heat resistance and to provide a high reliability printed wiring board using the composition.例文帳に追加

有機溶剤を使用しない水系の現像液で現像が可能で、基材への密着性など多層配線板の絶縁層に必要とされる諸特性に優れ、且つ、特に優れた耐熱性を持つ、回路層間接着剤用感光性樹脂組成物、及びそれを用いた信頼性の高いプリント配線板を提供する。 - 特許庁

A power wire length calculating means 15 determines the width and length of the printed board power wiring 3 needed for power source decoupling according to the previously set high-frequency current reduction ratio of a power source decoupling circuit, impedance characteristics of the decoupling capacitor 2, and the layer constitution of the printed circuit board recorded in a printed substrate wiring library 12.例文帳に追加

電源配線長算出手段15は、予め設定された電源デカップリング回路の高周波電流低減比と、デカップリングコンデンサ2のインピーダンス特性及びプリント基板配線ライブラリ12に記録されているプリント回路基板の層構成とから、電源デカップリングに必要なプリント基板電源配線3の幅、長さを決定する。 - 特許庁

Circuit elements 3 are mounted on the surface side 1a of a substrate 1 having rear surface side 1b where a wiring pattern 4 and a resistor pattern 5 are formed by printing and firing and the circuit elements 3 on the surface side 1a are connected electrically with the wiring pattern 4 and the resistor pattern 5 through through holes 2.例文帳に追加

基板１の表面側１ａに回路素子３を搭載し、裏面側１ｂに配線パターン４や抵抗パターン５を印刷、焼成してそれぞれ形成し、表面側１ａの回路素子３と裏面側１ｂの配線パターン４及び抵抗パターン５とをスルーホール２を介して電気的に接続する。 - 特許庁

To provide an array substrate for a display device which is used for a plane display device, such as a liquid crystal display device, is capable of preventing the occurrence of the disconnection or conduction defect of leader wiring and does not exert an adverse influence, such as the interference between wires of the leader wiring and a method of manufacturing for the same.例文帳に追加

液晶表示装置等の平面表示装置に用いられる表示装置用アレイ基板及びその製造方法において、引き出し配線の断線または導電不良が生じるのを防止できるとともに、引き出し配線間の干渉などの悪影響を及ぼさないものを提供する。 - 特許庁

To provide a tiling method, a tiling exposure mask and a method for producing a multi-layer wiring board by using them in which intra-plane pattern densities on the front side and the rear side of a tiling substrate can be made uniform and the number of the exposure masks to be used can be decreased when producing the multi-layer wiring board by tiling.例文帳に追加

多層配線板を多面付けで作製する際多面付け基板の表裏の面内パターン密度を均一化し、且つ露光マスクの使用枚数を減少できる多面付け方法、多面付け露光マスク及びそれらを用いた多層配線基板の製造方法を提供することを目的とする。 - 特許庁

By the wiring switching part 60, the wiring state of the electronic substrate 50 is changed over to such an operating state that the shared input terminal 511 and both input terminals 211, 221 of two Hall elements are connected, from such an initial state that shared input terminal 511 and the input terminal 221 of the second Hall element are divided into parts.例文帳に追加

配線切替部６０は、電子基板５０の配線状態を、共用入力端子５１１と第２ホール素子の入力端子２２１とが分断された初期状態から、共用入力端子５１１と２つのホール素子の両方の入力端子２１１，２２１とが接続された運用状態へ切り替える。 - 特許庁

A substrate 1 for suspension includes: an insulating layer 10; a metal support layer 11 provided on one surface of the insulating layer 10; and a wiring layer 12 that is provided on the other surface of the insulating layer 10, and has a plurality of wires 13, and wiring connecting section 16 electrically connected to the actuator element via the conductive adhesive.例文帳に追加

サスペンション用基板１は、絶縁層１０と、絶縁層１０の一方の面に設けられた金属支持層１１と、絶縁層１０の他方の面に設けられ、複数の配線１３と、アクチュエータ素子に導電性接着剤を介して電気的に接続される配線接続部１６とを有する配線層１２とを備える。 - 特許庁

To provide a manufacturing method taking an improvement in yield into consideration by directing a cooling nozzle toward a non-wiring region side, then discharging cold air, thereby preventing heat and cold in photoelectric conversion elements in performing heating by irradiation with a laser and cutting a substrate to photoelectric conversion element regions and non-wiring regions by the thermal stress generated by rapid cooling.例文帳に追加

本発明の目的は、レーザ照射による加熱を行い、急冷却によって熱応力で光電変換素子領域と非配線領域を切断させる際に、冷却ノズルを非配線領域側に向けて吐出し、光電変換素子に熱冷を防ぐことにより歩留り向上を考えた製造方法である。 - 特許庁

The contacting part 7 of an inserting socket 1 is connected so as to be electrically conductive with a signal wiring 32 having a conductive contacting zone 34 on the surface of a substrate 3 after a switching assembly 2 is attached to the inserting socket 1, and is electrically isolated from the signal wiring 32 when it is in un-attached state.例文帳に追加

差し込みソケット１の接触部品７は、差し込みソケット１にスイッチングアッセンブリ２が装着された後、基板３の表面において伝導性の接触ゾーン３４を有する信号配線３２と電気的に導通するように接続され、未装着状態のときには、信号配線３２から電気的に絶縁される。 - 特許庁

A projecting insulating layer 13 is formed in a prescribed position of an insulating layer 12 on a SUS substrate 11, and a wiring layer 21 consisting of a conductive layer 16, a Ni layer 18a and a Au layer 18b and a protective layer 29 are formed so as to cover the projecting insulating layer 13 to obtain the wiring integrated type suspension.例文帳に追加

ＳＵＳ基板１１上の絶縁層１２の所定位置に凸状の絶縁層１３を形成し、凸状の絶縁層１３を覆うように導体層１６、Ｎｉ層１８ａ及びＡｕ層１８ｂからなる配線層２１及び保護膜層２９を形成して配線一体型サスペンションを得る。 - 特許庁

To provide a cleaning liquid for a semiconductor substrate having a little residual organic material on the surface of a copper electric wiring after cleaning, capable of removing polishing material abrasive grains, such as silica and alumina, or polishing waste of the copper, while suppressing the corrosion of the copper electric wiring, and to provide a method for manufacturing semiconductor device, using the cleaning liquid.例文帳に追加

銅配線の腐食を抑制しながら、シリカやアルミナなどの研磨剤砥粒や銅の研磨屑を除去でき、しかも洗浄後の銅配線の表面に有機物残留が少ない半導体基板用洗浄液および当該洗浄液を用いた半導体デバイスの製造方法を提供することを課題とする。 - 特許庁

The second wiring which is connected to the first wiring 3 exposed in the window 20, and extends the stepped part of the dicing line S and the stepped part excluding a part of the stepped part extending perpendicularly to the dicing line S up to the back of the semiconductor substrate 1 is formed.例文帳に追加

ウインドウ２０内に露出した第１の配線３と接続し、ウインドウ２０の段差部の内、ダイシングラインＳの段差部及びダイシングラインＳに対し垂直方向に延びる段差部のダイシングラインＳと隣接する一部を除く段差部を半導体基板１の裏面まで延在する第２の配線を形成する。 - 特許庁