「wiring substrate」に関連した英語例文の一覧と使い方(145ページ目) - Weblio英語例文検索

The optoelectric substrate includes: an insulation resin layer 2; a metal wiring 1a formed on the upper face of the insulation resin layer 2; and an optical waveguide 11 arranged on the under face of the insulation resin layer 2.例文帳に追加

本発明の光電気基板は、絶縁樹脂層２と、絶縁樹脂層２の上面に形成される金属配線１ａと、絶縁樹脂層２の下面に配置される光導波路１１と、を具備している。 - 特許庁

The semiconductor light emitting device 1 has such a structure that a semiconductor light emitting element 3 is mounted to a wiring substrate 2 and the periphery of the semiconductor light emitting element 3 is sealed by a resin package 7.例文帳に追加

半導体発光装置１は、配線基板２に半導体発光素子３が搭載されており、この半導体発光素子３の周囲が樹脂パッケージ７によって封止された構成となっている。 - 特許庁

METHOD FOR CONNECTING WIRING ELECTRODES, MANUFACTURING METHOD AND DEFECT CORRECTING METHOD FOR LIQUID CRYSTAL DISPLAY DEVICE SUBSTRATE, AND METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY DEVICE, AND PROCESSING DEVICE USED THEREFOR例文帳に追加

配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 - 特許庁

Electrodes 14, 16, 18, 20 and 22 for wiring are formed so as to form a ladder filter on a substrate 12 and four piezoelectric resonators 30a to 30d are also arranged so as to obtain a ladder type circuit.例文帳に追加

基板１２上に、ラダーフィルタが形成されるように、配線用電極１４，１６，１８，２０，２２を形成するとともに、４つの圧電共振子３０ａ，３０ｂ，３０ｃ，３０ｄを梯子型の回路が得られるように配置する。 - 特許庁

Anode electrodes A11-A23 and wiring conductors W11-W23 are formed on the inner surface of a front substrate Sf of glass, and a dummy metal layer Ad is formed on a part where they are not formed.例文帳に追加

ガラスの前面基板Ｓｆの内面には、アノード電極Ａ１１〜Ａ２３、配線導体Ｗ１１〜Ｗ２３を形成し、これらが形成されていない部分にダミー金属層Ａｄを形成してある。 - 特許庁

The TLPM 100 and the NMOS 200 and the PMOS 300 are electrically connected via the metal wiring layer and the polysilicon layer without carrying out wire bonding to a printed substrate.例文帳に追加

プリント基板に対するワイヤボンディングをおこなわずに、これらメタル配線層およびポリシリコン層を介してＴＬＰＭ１００と、ＮＭＯＳ２００およびＰＭＯＳ３００とを相互に電気的に接続する構成とする。 - 特許庁

In a photovoltaic device, there are formed a back electrode 10, a semiconductor optical active layer 11, a transparent surface electrode 7, and a current-collecting wiring layer 8 on an insulating film substrate 1.例文帳に追加

本発明の光起電力装置では、絶縁性フィルム基板１上に裏面電極１０、半導体光活性層１１、透明表面電極７及び集電配線層８が形成される。 - 特許庁

The film substrate 34, onto which the wiring pattern is formed, is peeled from the film carrier tape 64 by conducting the irradiation of ultraviolet rays and the irradiation or heating of activation energy rays to the adhesive layer 66.例文帳に追加

そして、粘着層６６に対して、紫外線の照射、活性エネルギー線の照射、または加熱を行って、配線パターンが形成されたフィルム基板３４をフィルムキャリアテープ６４から剥離する。 - 特許庁

The GaN-based semiconductor device 20 is a large element formed by forming a plurality of GaN-based HFET 10 on a silicon (111) substrate 1 and connecting electrodes of each of the GaN-based HFET 10 to each other via a multilayer wiring.例文帳に追加

ＧａＮ系半導体デバイス２０は、シリコン（１１１）基板１上に、複数のＧａＮ系HFET１０を形成し、各ＧａＮ系HFET１０の電極同士を多層配線で連結して作製された大素子である。 - 特許庁

Further, a wiring layer 19 extended on the backside of the semiconductor substrate 10 is selectively formed and is electrically connected to the pad electrode 12 at the bottom of the opening 10w in accordance with a predetermined pattern.例文帳に追加

さらに、所定のパターンに応じて、開口部１０ｗの底部のパッド電極１２と電気的に接続されて半導体基板１０の裏面上に延びる配線層１９を選択的に形成する。 - 特許庁

Each constrictive block 11 has such constriction that a block part on the end part side of the corresponding extended wiring 9 is dimensionally narrowed and a block part on the substrate end part side is dimensionally widened.例文帳に追加

各くびれ形状ブロック１１は、対応する延長配線１１の上記端部側のブロック部分を寸法的に狭小化し、基板端部側のブロック部分を寸法的に広大化する、くびれを有する。 - 特許庁

To provide a wiring board in which the bonding reliability is high between the end face of a through conductor arranged in the through hole of an insulating substrate consisting of a ceramic sintered compact, and a plating layer covering that end face.例文帳に追加

セラミック焼結体からなる絶縁基板の貫通孔内に配置された貫通導体の端面と、この端面を被覆しているめっき層との接合の信頼性が高い配線基板を提供する。 - 特許庁

The bumps between the chip 2 and the wiring substrate are arranged annularly to disperse the stress generated in the outer periphery of the chip 2, and the bumps having different diameters are arranged from the center toward the outer periphery of the chip.例文帳に追加

チップ２の外周部で発生する応力を分散させるため、チップ２と配線基板間のバンプを円形に配置し、中心から外周に向かって異なる大きさ径をもつバンプを配置する。 - 特許庁

Of the wiring patterns 8 of a laminated alumina substrate 2, those which are required to be reduced in electrical resistance are provided with through-hole conductor sections 7, which are constituted by filling through- holes 5 with a conductor paste.例文帳に追加

アルミナ積層基板２の配線パターン８のうち、電気的な低抵抗化を行なう必要のある部分に、貫通孔５に導体ペーストを充填してなる貫通孔導体部７が設けられている。 - 特許庁

After resin sealing, the first and second support plates are peeled, a glass substrate is stuck on the front surface side, and an external electrode to be connected with the second wiring pattern is formed on the back surface side.例文帳に追加

樹脂封止後、第１及び第２の支持板を剥離し、おもて面側においてはガラス基板を貼り付け、かつ、裏面側においては第２の配線パターンに接続される前記外部電極を形成する。 - 特許庁

To provide an electronic part storing package high in reliability without producing disconnection on a metalized wiring conductor connected to a sealing metalized layer without producing cracks on an insulation substrate.例文帳に追加

封止用メタライズ層に接続されたメタライズ配線導体に断線が発生したり、絶縁基体にクラックが発生したりすることのない、信頼性の高い電子部品収納用パッケージを提供すること。 - 特許庁

To provide a multilayer wiring substrate manufacturing method capable of preventing a conductive defect when an insulating material is arranged in the circumference of a conductive post by an entrainment discharge method, and raising yield.例文帳に追加

液滴吐出法により導通ポストの周辺部に絶縁材料を配置する場合における導通不良の発生を防止し、歩留まりを向上できる、多層配線基板の製造方法を提供する。 - 特許庁

A wiring substrate 1 includes a first resin insulating layer 7, a first filled via 19 made through the first layer 7 and filled with plating material, and a second conductor layer 29 plated on the first layer and via.例文帳に追加

配線基板１は、第１樹脂絶縁層７と、これを貫通しメッキにより充填形成された第１フィルドビア１９と、これらの上にメッキにより形成された第２導体層２９とを備える。 - 特許庁

As a design of wiring for responding to such a problem, tags A and B include the first line L91 and a second line L92 different in the distance from an end part of a substrate.例文帳に追加

このような問題に対応するための配線の配置の工夫として、タグＡとタグＢは、基板の端部からの距離の異なる第１の配線Ｌ９１と第２の配線Ｌ９２とを設けている。 - 特許庁

To provide a production method of a component built-in substrate capable of forming an electrolytic capacitor part and a wiring pattern on an aluminum formation foil sheet, separately and independently, without deteriorating the electric characteristics of the capacitor.例文帳に追加

アルミニウム化成箔シートに電解コンデンサ部と配線パターンをコンデンサの電気特性を劣化させずに分離独立に形成することができる部品内蔵基板の製造方法を提供する。 - 特許庁

To provide a semiconductor device for which the covering property of an insulating layer at a through-hole bottom part is improved and the decline of electric insulation and connection defects are improved in the through wiring part of a semiconductor substrate.例文帳に追加

半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。 - 特許庁

An insulating layer 3 is formed on a base wiring layer 2 on a substrate 1, and a non-electrolytic copper plated coating 4 is formed on the upper face of the insulating layer, and an insulating protecting coating 5 is formed on this coating 4.例文帳に追加

基板１上の下地配線層２の上に絶縁層３を形成し、この絶縁層の上面に無電解銅めっき皮膜４を形成した後、その上に絶縁性保護被覆５を形成する。 - 特許庁

The capacitance detection device is installed between the interior wiring and the substrate 21, and provided with shield layers 31, 32 to which a shield signal b of the same phase and the same amplitude as those of the detection signal a is supplied.例文帳に追加

静電容量検出装置は、内部配線及び基板２１の間に設けられ、検出信号ａと同位相、且つ、同振幅のシールド信号ｂが供給されるシールド層３１，３２を備える。 - 特許庁

Electric circuits each including an electronic element 4 and wiring 5 and 6 provided on the semiconductor substrate and in an interlayer film are provided in the chip regions, electrically independent from each other.例文帳に追加

半導体基板上および層間膜中に設けられた電子素子４および配線５、６を含んだ電気回路は、チップ領域内に、チップ領域ごとに相互に電気的に独立して設けられる。 - 特許庁

The high-frequency module is configured by covering the region, including the surface acoustic wave element 2 and the surface mount components on the front side of the wiring substrate 1 with a thermosetting resin layer 4 whose upper side is flat.例文帳に追加

配線基板１の表面の弾性表面波素子２および表面実装部品を含めた領域が上面の平坦な熱硬化性樹脂層４で被覆され高周波モジュールを構成する。 - 特許庁

Through-holes 56, 58 pass through a photo-electric combined substrate 18, and insertion portions 61, 63 of female connectors 60, 62 are inserted into the through-holes 56, 58 and electrically connected to an electric wiring plate layer 16.例文帳に追加

光電混載基板１８に貫通穴５６、５８を貫通し、該貫通穴５６、５８内へ雌コネクタ６０、６２の挿入部６１、６３を挿入して電気配線板層１６と電気的に接続している。 - 特許庁

To secure radiation of heat for preventing scissioning from occurring in the internal layer of a substrate depending on a part terminal pitch, and to prevent decrease in connectivity in a printed-wiring board device having a through hole with a short pitch.例文帳に追加

スルーホールのピッチが短いプリント配線基板装置において、熱逃げを確保して部品端子ピッチによっては基板内層における分断の発生を防止し、接続性の低下を防止すること。 - 特許庁

To provide a wiring board having a driving circuit and wires mounted on one substrate, which shortens its process, lowers its cost, and saves the trouble for component management.例文帳に追加

製造工程において、工程の短縮化、コストの低減、部品管理の手間の軽減を可能にし、また省スペース化を可能にする、駆動用回路と配線とを１枚の基板に搭載した配線基板を提供する。 - 特許庁

To provide a manufacturing method for a multilayer printed-wiring board, in which a developer can be sprayed equally on a substrate as a whole, in which an irregularity in developing state is eliminated and in which a connection defect such as a disconnection or the like is not produced.例文帳に追加

基板全体に現像液を均等に吹き付けることができ，現像状態のバラツキがなく，断線等の接続不良を起こさない多層プリント配線板の製造方法を提供すること。 - 特許庁

As for an incident light which penetrated through a substrate 2, one part is reflected on a half mirror 14 or 37, and the rest is penetrated through this half mirror 14 or 37 and reflected on a source wiring 17 and the negative electrode 34 and returns.例文帳に追加

基板２を透過した入射光は、一部がハーフミラー１４又は３７で反射し、残りはこのハーフミラー１４又は３７を透過し、ソース配線１７や陰極３４で反射して戻ってくる。 - 特許庁

For an IC chip 10, circuit wiring relating to elements is provided through the elements and an inter-layer insulation film not shown in the figure on a semiconductor substrate 11, and an IC chip internal region 12 is constituted.例文帳に追加

ＩＣチップ１０は、半導体基板１１上に図示しない素子及び層間絶縁膜を介して素子に関係する回路配線が設けられ、ＩＣチップ内部領域１２が構成されている。 - 特許庁

The insulating layer is interposed between the scanning line 2, the auxiliary capacitor wiring 3 and the signal wire 6, by which an active matrix substrate can be lessened in signal wire capacitance to give little effect on the auxiliary capacitance.例文帳に追加

走査線２および補助容量配線３と信号線６との間に絶縁体層が存在することにより、補助容量値への影響を少なく、信号線容量値を低減することができる。 - 特許庁

Furthermore, a conductive probe means using mechanism contact is used to supply electric charges, so that an electrically divided wiring in a device chip has a voltage different from that of an electrically grounded substrate.例文帳に追加

また、デバイスチップの電気的に分離された配線が電気的に接地された基板に対して異なる電圧になるように電荷を供給するために機械的接触を利用する導体プローブ手段を用いた。 - 特許庁

A pattern wiring 16 is installed on the substrate 12 so as to connect the engagement part 14, between the connector 10 and the transmission cable, to a terminal for inputting/outputting transmission signals of the semiconductor chip.例文帳に追加

パターン配線１６は、本コネクタ１０と伝送ケーブルとの嵌合部１４と、半導体チップの伝送信号の入出力用の端子と、の間を結線するよう基板１２上に敷設される。 - 特許庁

Cu wiring 100 formed at a groove 10a with a barrier metal layer 2 on a surface while being provided on an interlayer insulation film 10 formed on a semiconductor substrate 10 is composed by a Cu alloy 1 containing at least one of Ag, As, Bi, P, Sb, Si, and Ti.例文帳に追加

半導体基板０上に形成された層間絶縁膜１０に設けられ、表面にバリアメタル層２が形成された溝１０ａにＣｕ配線１００が形成されてなる。 - 特許庁

To provide an impedance analyzing program, a storage medium, an analyzing method and an analyzing apparatus, which can obtain a characteristic impedance at each point of electric wiring, even in the case that the object to be analyzed is a complex and large-scale substrate.例文帳に追加

複雑・大規模な基板であっても、電気配線の各所における特性インピーダンスを求めることができる解析プログラム、記憶媒体、解析方法および解析装置を提供する。 - 特許庁

To improve a yield and productivity by developing the reduction of height of an electronic component without employing a wiring structure for connecting an element on an inner bottom face of a substrate cavity, and restraining the degree of difficulty of a manufacturing process.例文帳に追加

基板キャビティの内底面で素子を接続する配線構造を採用することなく電子部品の低背化を進展させ、製造工程の難易度を抑えて良品率や生産性を高める。 - 特許庁

Here, impedance by an L component of wiring 34 for imparting an electric current to a magnetic sensor element is set not more than 0.1 in the ratio to impedance possessed by the magnetic sensor element, and the whole is formed on a quartz substrate 31.例文帳に追加

ここで、磁気センサー素子に電流を与える配線３４のＬ成分によるインピーダンスを磁気センサー素子の有するインピーダンスとの比で０．１以下にし、全てを石英基板３１上に形成した。 - 特許庁

A substrate 1 for a printed wiring board includes: an insulating base 10; a first conductive layer 21 laminated on the insulating base 10; and a second conductive layer 24 laminated on the first conductive layer 21.例文帳に追加

プリント配線板用基板１は、絶縁性基材１０と、この絶縁性基材１０に積層された第１導電層２１と、この第１導電層２１に積層された第２導電層２４とを含む。 - 特許庁

Further, a second conductive patterns consisting of second connection electrodes 11 connected to the ends of the re-wiring parts 10b of the first conductive patterns are formed on the back side of the conductive substrate 10.例文帳に追加

また、導電基板１０の裏面は、第１の導電パタ−ンの再配線部分１０ｂの端部と連結された第２の接続電極１１からなる第２の導電パタ−ンが形成されている。 - 特許庁

To provide a circuit substrate such that even if a shock is applied to a base, a wiring conductor is made not apt to receive the shock and then hardly shifts in position, and to provide a package, and an electronic device.例文帳に追加

基体に衝撃が加わった場合であっても、配線導体が衝撃を受け難くして、配線導体の位置ずれが生じ難い回路基板及びパッケージ並びに電子装置を提供すること。 - 特許庁

In addition, the optical wiring and the mirror structure which are normally formed on an insulating resin can be formed on a plane same as that of the insulating resin, so that the entire optical substrate is made thin and high density mounting is made possible.例文帳に追加

また、通常は絶縁樹脂上に形成される光配線とミラー構造を絶縁樹脂と同一平面上に形成でき、光基板全体の薄化も実現でき、高密度実装も可能となる。 - 特許庁

To provide a low-temperature baked laminated ceramics substrate capable of providing a high-density and low-resistance-loss wiring pattern with a simple manufacturing process, and small in time required for processing; and its manufacturing method.例文帳に追加

簡単な製造工程で、処理に要する時間が短く、高密度且つ低抵抗損失の配線パターンが実現できる低温焼成積層セラミックス基板およびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a complex member wherein a via as a penetrating part and at least a wiring of one side can be formed on a substrate constituted of a porous insulating member by one time process.例文帳に追加

貫通部であるビアと少なくとも一方の面の配線とを、多孔質の絶縁体からなる基板に一度のプロセスで形成することが可能な複合部材の製造方法を提供する。 - 特許庁

There is provided a process of wiring a second conductive membrane DP electrically isolated from the conductive membrane EP by discharging liquid drops on the outside of the predetermined pattern formation area PI on the substrate P.例文帳に追加

基板Ｐ上の所定のパターン形成領域ＰＩの外側に液滴を吐出して、導電性膜ＥＰと電気的に分離された第２導電性膜ＤＰを配線する工程を有する - 特許庁