「wiring」に関連した英語例文の一覧と使い方(980ページ目) - Weblio英語例文検索

A multilayer wiring board 10 has a board main surface 31, a board back surface, and a structure in which a plurality of resin insulating layers and a plurality of conductor layers are laminated.例文帳に追加

多層配線基板１０は、基板主面３１及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有している。 - 特許庁

This display device is provided with a peripheral circuit area including a driving circuit for driving a display area, and a terminal part connected with the peripheral circuit area through wiring pattern.例文帳に追加

表示領域を駆動する駆動回路を含む周辺回路領域と、周辺回路領域に配線パターンを介して接続された端子部とを備える表示装置である。 - 特許庁

To provide a semiconductor integrated circuit where a reinforcing power supply line is provided while the limit of a general signal wiring is suppressed to a required minimum.例文帳に追加

本発明は、一般信号配線に対する制限を必要最低限に抑えながら補強電源線を配置した半導体集積回路を提供することを目的とする。 - 特許庁

The plurality of wiring lines 20 extend from on the plurality of electrodes 14 across an axis AX along the direction wherein the elastic projection 18 extends to reach a top of the elastic projection 18.例文帳に追加

複数の配線２０が、複数の電極１４上から、弾性突起１８が延びる方向に沿った軸ＡＸに交差して延び、弾性突起１８上に至る。 - 特許庁

A corrector electrode 36 of a switching element 30 is bonded to a base wiring plate 34 and an emitter electrode 40 of the switching element 30 is bonded to an N-side conductive plate 44.例文帳に追加

スイッチング素子３０のコレクタ電極３６がベース配線板３４に接合され、スイッチング素子３０のエミッタ電極４０がＮ側導電板４４に接合されている。 - 特許庁

By selecting data is two stages, the number of the wiring between the register block and the data transfer part is reduced and the chip size in the case of being made into the LSI is reduced.例文帳に追加

２段階でデータを選択することで、レジスタブロックとデータ転送部との間の配線数を削減して、ＬＳＩにした場合のチップサイズを小さくすることができる。 - 特許庁

To provide a printed wiring board having an integrated capacitor element which is free from the environmental influence such as humidity and has a stable capacitance value, and to provide a manufacturing method thereof.例文帳に追加

湿度などの環境の影響を受けることがなく安定したコンデンサ値を有するコンデンサ素子が内蔵されたプリント配線基板及びその製造方法を提供する。 - 特許庁

PHOTOSENSITIVE RESIN COMPOSITION, PHOTOSENSITIVE DRY FILM RESIST USING THE SAME AND FLEXIBLE PRINTED WIRING BOARD USING PHOTOSENSITIVE RESIN COMPOSITION AND PHOTOSENSITIVE DRY FILM RESIST AS COVER LAY例文帳に追加

感光性樹脂組成物、それを用いた感光性ドライフィルムレジスト、感光性樹脂組成物及び感光性ドライフィルムレジストをカバーレイとして用いたフレキシブルプリント配線板 - 特許庁

Electric wiring 45 is formed as a part of the metal layer 61 of a film 60 composing an ink pack and a sensor IC 46 is mounted by utilizing exfoliation transfer technology.例文帳に追加

インクパックを構成するフィルム６０の金属層６１の一部として電気配線４５を形成し、センサＩＣ４６を剥離転写技術を利用して実装する。 - 特許庁

A wiring circuit board 1 comprises: a conductor pattern 6; and a covering part 34 for covering a restricting section which restricts entry of an etchant into the conductor pattern 6.例文帳に追加

配線回路基板１は、導体パターン６と、エッチング液が導体パターン６に浸入することを規制する規制部分を被覆するための被覆部３４とを備える。 - 特許庁

To provide a harness fixing structure for a wire harness excessive length absorbing apparatus capable of improving workability and wiring precision and also realizing smaller size.例文帳に追加

作業性の向上と小型化の実現と配索精度の向上とを図ることが可能なワイヤハーネス余長吸収装置におけるハーネス固定構造を提供する。 - 特許庁

To provide a method for manufacturing a wiring board, which can eliminate the trouble that the blade is broken in a dicing process and improve the productivity.例文帳に追加

ダイシング工程においてブレードが破損する不具合をなくすと共に、生産性を向上することが可能な配線基板の製造方法を提供することにある。 - 特許庁

To provide a manufacture of a semiconductor device capable of electrically connecting a semiconductor chip to a wiring substrate with reliability even if a pad pitch is 150 μm or less.例文帳に追加

パッドピッチ１５０μｍ以下の条件でも、半導体チップと配線基板との電気的な接続を確実に行い得る半導体装置の製造方法を提供する。 - 特許庁

To provide a dry film photoresist which can form a hardly torn film (tent film) with high resolution and which shows excellent release property from a substrate for the manufacture of a printed wiring board.例文帳に追加

高解像でかつ破れにくい硬化膜（テント膜）を形成でき、かつプリント配線板製造用基板からの剥離性に優れたドライフィルムフォトレジストを提供すること。 - 特許庁

To provide a manufacturing method of an electronic element capable of insulating a wiring short circuit of the electronic element having an organic insulation layer, and the electronic element.例文帳に追加

有機絶縁層を有する電子素子の配線短絡を簡素な工程により絶縁することが可能な電子素子の製造方法および電子素子を提供する。 - 特許庁

To provide a production inspection support device capable of performing an electric wire processing operation, an assembling and wiring operation, and an inspection operation without performing a confirming operation with paper drawings.例文帳に追加

紙の図面による確認作業を行うことなく電線加工作業や組立て配線作業、検査作業を行うことができる製造検査支援装置を提供すること。 - 特許庁

An auxiliary wiring 27, formed of a material with a resistivity lower than that of the second electrode 22, is electrically connected with the second electrode 22 of each light-emitting element E.例文帳に追加

補助配線２７は、第２電極２２よりも抵抗率が低い材料によって形成されて各発光素子Ｅの第２電極２２に電気的に接続される。 - 特許庁

A wiring groove 7 is formed in the low dielectric layer 4, the high dielectric layer 5, and the protective layer 6, being dug down to the low dielectric layer 4 from the upper surface of the protective layer 6.例文帳に追加

低誘電率層４、高誘電率層５および保護層６には、保護層６の上面から低誘電率層４まで掘り下がった配線溝７が形成されている。 - 特許庁

To provide a method of manufacturing a multilayer wiring board which enables the reliable connection between a lower interconnection layer and an upper interconnection layer by means of a connecting conductor in a through hole.例文帳に追加

下部配線層と上部配線層とをスルーホール内の接続導体で確実に接続させることが可能な多層配線基板の製造方法を提供する。 - 特許庁

METHOD OF FORMING FUNCTIONAL MEMBRANE, LAMINATE STRUCTURE, MULTILAYER WIRING BOARD, ACTIVE MATRIX SUBSTRATE, IMAGE DISPLAY UNIT, DRAWING PREPARING APPARATUS, INKJET DEVICE, AND LAMINATE STRUCTURE MANUFACTURING APPARATUS例文帳に追加

機能性膜の形成方法、積層構造体、多層配線基板、アクティブマトリクス基板及び画像表示装置、並びに図面製造装置、インクジェット装置、積層構造体製造装置 - 特許庁

To provide a thick film circuit board whose miniaturization and cost reduction by thinning wiring can be attained by reducing the number of times of applying conductor paste or resistor paste.例文帳に追加

導体ペーストや抵抗体ペーストの塗布回数を減少させることにより、細線化による小型化かつ低コスト化を可能とする厚膜回路基板を提供する。 - 特許庁

A ground wiring layer 16 is formed in a layer different from that of a bit line 15 and other bit line formed in the same layer traversing one memory cell region 100.例文帳に追加

１つのメモリセル領域１００を横切る同一層に形成されたビット線１５および他のビット線とは別の層にグラウンド配線層１６が形成されている。 - 特許庁

An erbium dope fiber(EDF) is laid on sheet base materials 11a, 11b on which adhesive layers 12a, 12b are laminated, with single layers of fiber wiring 13a, 13b formed respectively.例文帳に追加

接着層１２ａ，１２ｂが積層されたシート基材１１ａ，１１ｂ上に、エルビウムドープファイバ（ＥＤＦ）を布線して、それぞれ単層のファイバ配線１３ａ，１３ｂを形成する。 - 特許庁

Moreover, the cost calculation device 12 accesses databases 32, 33 to make inquiries about the unit cost of the wires and components, and unit man-hours of processing work to calculate the cost of the wiring harness.例文帳に追加

そしてコスト算出装置１２は、電線及び部品の単価、及び加工作業の単位工数をそれぞれデータベース３２，３３に問い合わせ、ワイヤハーネスのコストを算出する。 - 特許庁

The copper post 31 connects through a blind via 71a plated with copper, with a wiring pattern 121 formed of a copper foil plated with copper as well.例文帳に追加

また、前記銅ポスト３１は、銅メッキが施されたブラインドビア７１ａによってと同じく銅メッキが施された銅箔により形成された配線パターン１２１に連続している。 - 特許庁

When wiring delay time is dominant, one parameter with high sensitivity to resistance is specified, and a dispersion according to this parameter is added to the RC rule file 43.例文帳に追加

配線遅延時間が支配的である場合には、抵抗に対する感度の高いパラメータを一つ特定し、そのパラメータに応じたばらつきをＲＣルールファイル４３に付加する。 - 特許庁

To provide a signal wiring system of an electronic circuit, which is easy in a remodeling work, superior in terms of economy, reduces induced noise between signals and easily monitors signal at testing.例文帳に追加

改造工事が容易で、経済性に優れ、信号間誘導ノイズが削減され、試験時の信号モニタが容易な電子回路の信号配線方式を提供する。 - 特許庁

To provide a semiconductor device and the method for wiring its package inside capable of realizing high density mounting by using a small-sized and multi-pin package such as CSP.例文帳に追加

ＣＳＰ等の小型化、多ピン化されたパッケージを用いて高密度実装を実現可能な半導体装置およびそのパッケージ内部の配線方法を提供することにある。 - 特許庁

Moreover, the output latency of the detected result of a defective storage cell by the test can be adjusted, according to the signal propagation delay time with the wiring load of a signal path.例文帳に追加

更に、試験による不良記憶セルの検出結果の出力レイテンシを、信号経路の配線負荷に伴う信号伝播遅延時間に応じて調整することができる。 - 特許庁

Outside the insulating resin layer 5, in addition, there are formed wiring layers 6, each having a double-layer structure made up of a copper foil pattern layer and a copper plated layer formed thereon.例文帳に追加

また、この絶縁樹脂層５の外側に、銅箔パターン層とその上に形成された銅メッキ層との２層構造を有する配線層６が形成されている。 - 特許庁

A required circuit wiring pattern 2 is formed on an insulating substrate 1, and a removable conductive metallic layer 3 is formed on the whole upper surface of the board 1.例文帳に追加

絶縁性基板１上に所要の回路配線パタ−ン２を形成し、この基板１の上面全体に除去容易な導電性金属層３を形成する。 - 特許庁

An electric wire protector 10 of a wiring harness 1 comprises a first cover member 11 and a second cover member 12 to form a cylinder by being combined from both sides of electric wire 9.例文帳に追加

ワイヤハーネス１の電線保護具１０は、電線９の両側から組み合わされることにより筒を形成する第一カバー部材１１及び第二カバー部材１２を備える。 - 特許庁

Then, a carrier foil layer 32b and a copper foil layer 32a of a copper foil 32 with a carrier foil are mechanically peeled from each other in an interface between them to obtain the wiring board 1.例文帳に追加

それから、キャリア箔付銅箔３２のキャリア箔層３２ｂと銅箔層３２ａとの界面で、両者を機械的に剥離することにより、配線基板１を得る。 - 特許庁

In addition, the provision of the selector in which the ratio between the signal wire and the test stub wiring is N:1 enables obtaining a laminated semiconductor device in which the number of test signal pins is reduced.例文帳に追加

さらに信号線とテスト用スタブ配線との比をＮ：１とするセレクタを設けることでテスト用信号ピンを削減した積層半導体装置が得られる。 - 特許庁

As a holding member, a flexible printed wiring board (FPC) 35, and a signal electrode for driving each vibrator 29 may be formed on the FPC 35.例文帳に追加

この保持部材としては、フレキシブルプリント基板（ＦＰＣ）３５を用い、このＦＰＣ３５上に各振動子２９を駆動するための信号電極とを形成するようにしてもよい。 - 特許庁

To provide a Cu alloy sputtering target material for electronic device wiring in which operation characteristics are improved by reducing the parasitic resistance of an oxide reaction layer, and to provide an element structure.例文帳に追加

酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造を提供する。 - 特許庁

To provide a test circuit for a semiconductor device that can quickly detect failures, and at the same time, can specify the place of short-circuiting failure of wiring.例文帳に追加

短い時間で不良の発生を検出することができると共に配線のショート不良の発生箇所を特定することができる半導体装置用テスト回路を提供する。 - 特許庁

To offer a bump forming method which can form a bump of a required width, a semiconductor device and its manufacturing method, a wiring board, and electronic equipment.例文帳に追加

所望な幅でバンプを形成することができるバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。 - 特許庁

To prevent a drop of inversion voltage of a parasitic MOS transistor formed by metal wiring formed on a LOCOS oxide film through an interlayer insulating film.例文帳に追加

ＬＯＣＯＳ酸化膜上に層間絶縁膜を介して形成された金属配線によって形成される寄生ＭＯＳトランジスタの反転電圧の低下を防止する。 - 特許庁

On the top surface (second principal surface 2b) of the multilayer wiring board 2 an earth electrode 6 is provided at the center, and a plurality of terminals 7A to 7F are provided at a peripheral edge.例文帳に追加

また、多層配線基板２の天面（第２の主面２ｂ）には、中央部に接地電極６が設けられ周縁部に複数の端子７Ａ〜７Ｆが設けられている。 - 特許庁

Then, a cathode electrode 20 is installed on the organic protection layer 19 in connection with the second electrode extraction wiring 13, and the whole is airtightly sealed by a sealing can 22.例文帳に追加

そして、有機保護層１９上に、第２の電極取り出し配線１３に接続して陰極電極２０が設けられ、封止缶２２により全体が気密封止される。 - 特許庁

Next, a plating base film is formed by depositing or sputtering and plating wiring 17 is formed on the plating base film inside the opening part of the resist pattern by electrolytic plating.例文帳に追加

ついで、蒸着やスパッタ等によりメッキ下地膜を形成し、電解メッキによってレジストパターンの開口部内のメッキ下地膜の上にメッキ配線１７を形成する。 - 特許庁

To provide a substrate material for an HDD suspension having the excellent adhesion of a conductor layer and an insulating resin layer and corresponding to fine wiring.例文帳に追加

導体層と絶縁性樹脂層との優れた密着性を有し、微細配線化に対応したＨＤＤサスペンション用基板材料を提供することを目的とする。 - 特許庁

To detect variations in a small through-hole (or contact) resistance with higher accuracy, without having to receive the influence of variation of wiring resistance and contact resistance between a measuring probe and electrode.例文帳に追加

配線抵抗の変動や、測定用プローブと電極の接触抵抗の影響を受けることなく、僅かなスルーホール（またはコンタクト）抵抗の変動を精度良く検出する。 - 特許庁

Consequently, when the green sheets are stacked and baked, deformation by the wiring pattern 41 and deformation by the dummy pattern 60 cancel each other in the sixth-layer green sheet 56.例文帳に追加

そのため、グリーンシートを積層して焼成するとき、第六層グリーンシート５６は配線パターン４１による変形とダミーパターン６０による変形とが互いの変形を相殺する。 - 特許庁