wiringを含む例文一覧と使い方
該当件数 : 49997件
A plurality of electric wiring boards 16 are erected in the direction perpendicular to the electric bus board 12 and the optical bus board 14 between the electric bus board 12 and the optical bus board 14.例文帳に追加
この電気バスボード12と光バスボード14との間に複数の電気配線基板16が電気バスボード12及び光バスボード14と垂直方向に立設されている。 - 特許庁
To provide a vending machine capable of reducing invasion heat into a cooling side storeroom from a heating side storeroom by preventing spacing around partition plate cushioning material and wiring.例文帳に追加
仕切板のクッション材と配線の周囲に隙間が生じるのを防止できて、加熱側貯蔵室から冷却側貯蔵室への侵入熱を低減させ得るようにする。 - 特許庁
To provide a method of manufacturing a wiring board formed by being combined with an optical waveguide, which reduces strain generated in the optical waveguide in a manufacturing process and stabilizes a dimension.例文帳に追加
製造工程で光導波路に生じる歪みが低減され、寸法安定化が図れる光導波路と複合してなる配線板の製造方法を提供する。 - 特許庁
To provide a method of manufacturing a wiring circuit board in which low price protection film and cushion material formed of polypropylene or the like are used and the protection film is never peeled even during the polishing.例文帳に追加
ポリプロピレン等の安価な保護フィルムやクッション材を用いて、研磨時に保護フィルムが剥がれることのない配線回路基板の製造方法を提供する。 - 特許庁
A glass substrate 4 is bonded through a bonding resin 5 to a semiconductor substrate 1 on which the first wiring 3 is formed in the vicinity of a dicing line S on the surface thereof.例文帳に追加
表面のダイシングラインSの近傍に第1の配線3が形成された半導体基板1に接着用樹脂5を介してガラス基板4を接着する。 - 特許庁
To provide a semiconductor device with a built-in contact type sensor together with its manufacturing method, where the connection part between a semiconductor element and a wiring board is protected.例文帳に追加
本発明は、半導体素子と配線基板との接続部が保護された接触型センサ内蔵半導体装置及びその製造方法を提供することを課題とする。 - 特許庁
An analog switch 10, which is formed by connecting each gate electrode 14a of a plurality of poly-SiTFTs 22A to 22N with each other in parallel with a gate wiring 14b, is manufactured.例文帳に追加
複数のpoly−SiTFT22A〜22Nの各ゲート電極14aをゲート配線14bに並列に接続してなるアナログスイッチ10を製造する。 - 特許庁
Both surfaces of two opposed edge portions of a printed wiring board are exposed so that the substrate can be inserted to a substrate guide and readily attached in high precision.例文帳に追加
プリント配線板の2つの相対するエッジ部の両面を露出させたことにより、基板ガイドに挿入する取付けが可能となり、取付けが容易、かつ、精度良くできる。 - 特許庁
To provide a semiconductor device in which wiring between cells is easily possible over different power supply regions without affecting any timing characteristic, wireability and element area.例文帳に追加
タイミング特性、配線性、素子面積に影響を与えることなく異なる電源領域に跨ってセル間の配線が容易に可能な半導体装置を提供する。 - 特許庁
To provide a high-reliability semiconductor device where failure cases such as breaking of tungsten wirings, etc., in making the wiring width fine and even under a high-temperature process condition.例文帳に追加
配線巾の微細化と、高温プロセスの状況においてもタングステン配線の断線などの不良事例が発生しない信頼性が高い半導体装置を提供する。 - 特許庁
After an aerial wiring 7 of a metal deposited film is by focused ion beam (FIB) CVD formed between isolated patterns and electrically conducted to eliminate the influences due to charge-up, a defect 3 is corrected.例文帳に追加
孤立したパターン間に集束イオンビームCVD金属デポジション膜空中配線7を形成して導通させチャージアップの影響を無くしてから欠陥3を修正する。 - 特許庁
To provide a layout device, a layout method and a layout program for executing LSI layout by maintaining satisfactory wiring convergence, and suppressing IR drop(voltage drop).例文帳に追加
良好な配線収束性を維持し、かつ、IRドロップ(電圧降下)を抑えたLSIのレイアウト行うことのできるレイアウト装置、レイアウト方法及びレイアウトプログラムを提供する。 - 特許庁
In the vertical cavity surface-emitting semiconductor light emitting element, a hollow 20 is formed at the lower layer of a wiring part 11a connecting a contact electrode 11 and a peripheral electrode 11b.例文帳に追加
コンタクト電極11と周辺電極11bを繋ぐ配線部分11aの下層において空洞20が形成されている面発光型半導体発光素子。 - 特許庁
A path (wiring) 7 for connecting external electrodes (pins) without directly making connection to a chip 10 to be mounted is provided within a substrate 1 for BGA.例文帳に追加
BGA用基板1に、搭載するチップ10とは直接つながることなく外部電極(ピン)同士を接続するためのパス(配線)7を当該BGA用基板内に設ける。 - 特許庁
To reduce the number of signal lines between a reception main body side including a tuner and an antenna amplifier and to facilitate the wiring work of a signal line group when a common antenna is used.例文帳に追加
共用アンテナを用いる場合、チューナを含む受信本体側とアンテナアンプとの間の信号線数を少なくし、この信号線群の配線作業を容易にすること。 - 特許庁
Also, this device has a multilayer structure and is composed of only wiring vertical to layers, the device can e configured by etching and through-hole and via hole working and can facilitate production.例文帳に追加
また、多層構造であり、層と垂直方向の配線のみで構成されるため、エッチング、スルーホールおよびヴィアホール加工により構成でき、工作を容易にすることができる。 - 特許庁
PHOSPHORUS-CONTAINING POLYMER, RESIN COMPOSITION USING IT, PREPREG, METAL-CLAD LAMINATE, SEALANT, PHOTOSENSITIVE FILM, FORMING PROCESS FOR RESIST PATTERN, AND PRINTED WIRING BOARD例文帳に追加
リン含有重合体及びこれを用いた樹脂組成物、並びに、プリプレグ、金属張積層板、封止材、感光性フィルム、レジストパターンの形成方法及びプリント配線板 - 特許庁
To provide a transmission/reception system in which a crosstalk mixed in a receiver is detected to effectively suppress the influence of the crosstalk without wiring connection with a neighboring transmitter.例文帳に追加
近隣の送信器と配線接続することなく、受信器に混入してくるクロストークを検出し、クロストークの影響を効果的に抑圧できる送受信システムを提供する。 - 特許庁
Furthermore, on the plate 8, a wiring plate 6 which outputs conductive data and resistance data of the switch and inputs drive signal of the LED chip 10 is mounted in succession.例文帳に追加
また、プレート8には、スイッチの導通データと抵抗データとを出力し、かつ、LEDチップ10の駆動信号を入力する配線プレート6を連続して取付ける。 - 特許庁
To provide a semiconductor circuit device which can effectively use a once-developed flash memory by previously arranging preliminary input/output pads and by only adding a metal wiring layer.例文帳に追加
予め予備の入出力パッドを配置し、メタル配線層の追加のみで一度開発したフラッシュメモリを有効に使用することができる半導体回路装置を提供する。 - 特許庁
To provide a thin film device in which wiring connection or lead-out electrodes have high accuracy and high weather resistance, and to provide a method of manufacturing the device.例文帳に追加
薄膜デバイスの配線接続あるいは外部取り出し用電極において、高精度で高耐候性の薄膜デバイスの構造、およびその製造方法を提供する。 - 特許庁
To prevent the loss caused by the crack and air bubbles generated in core patterning by dry etching in a method for manufacturing an optical wiring layers having cores and clads.例文帳に追加
コアとクラッドを有する光配線層の製造方法において、ドライエッチングでコアパターン時に生ずる亀裂及び気泡により発生する損失を防止することを目的とする。 - 特許庁
Exposed in an adhesive surface 20A of the wiring circuit layer 2 is a connecting conductor 21, which is connectable with an electrode 31 of a semiconductor element 3 in a wafer state.例文帳に追加
配線回路層2の接着面20Aには、接続用導体部21が露出しており、ウェハ状態の半導体素子3の電極31と接続可能となっている。 - 特許庁
To provide a highly functional control system which improves the efficiency of wiring works in input-output devices and control devices and further improves extendability by converting a communication line into a radio communication line.例文帳に追加
通信ラインの無線化により、入出力器や制御装置について配線作業の効率化を図り、拡張性も向上する高機能な制御システムを提供する。 - 特許庁
To obtain a semiconductor integrated circuit device where a power supply wiring region can be lessened in area on a chip, and a semiconductor integrated circuit can be enhanced in degree of integration.例文帳に追加
チップ上で電源配線領域を小さくすることができ、半導体集積回路の集積度を上げることができる半導体集積回路装置を提供する。 - 特許庁
The breaking apparatus 4 is provided with a current-limiting apparatus 5 for limiting overcurrent and the breaker 6 for wiring connected to the current-limiting apparatus 5 in series.例文帳に追加
この発明に係る遮断装置4は、過電流を限流する限流装置5と、限流装置5が直列に接続された配線用遮断器6とを備えている。 - 特許庁
Since the nitrogen added tantalum has a cubic crystal system (α phase) and low resistivity, even when wiring resistance of the data line 2 is desired to be lowered, the film thickness can be made thin.例文帳に追加
窒素添加タンタルは立方晶系(α相)であり、抵抗率が低いので、データ線2の配線抵抗を低く抑えたい場合でも膜厚を薄くできる。 - 特許庁
To optimize wiring structure and assembly structure for all of an anode, grid and cathode, in an active matrix type fluorescent display device using a multi-layer ceramic substrate.例文帳に追加
多層セラミック基板を用いたアクティブマトリクス型蛍光表示装置において,アノードとグリッドとカソードのすべてについて,その配線構造や組立構造を最適化する。 - 特許庁
To provide a technology for generating simulation data for accurately expressing a connecting state between a wiring pattern and a via with the minimum number of nodes and resistor.例文帳に追加
配線パターンとビアの接続状態を最小限の数のノード及び抵抗によって正確に表現したシミュレーション用データを作成する技術を提供する。 - 特許庁
Thereby, the stress caused by the thermal expansion coefficient difference between the sealing film 12 in the semiconductor device 1 and the insulating board 17 in the wiring board 16 can be reduced.例文帳に追加
これにより、半導体装置1の封止膜12と配線基板16の絶縁基板17との熱膨張係数差に起因する応力を小さくすることができる。 - 特許庁
Either the under-face electrode 34 of the electronic component mounting substrate 30 or the connection electrode 71 of the wiring board 70 is formed into a projection.例文帳に追加
電子部品搭載基板30の下面電極34と配線基板70の接続電極71のいずれか一方は、突起状に形成されていることを特徴とする。 - 特許庁
A pixel electrode 2 for holding capacitance, a dielectric film for holding capacitance 3, and holding capacitance wiring 4 forming a holding capacitance element are sequentially provided on an insulating transparent substrate 1.例文帳に追加
絶縁性透明基板1上に、保持容量素子を構成する保持容量用画素電極2、保持容量用誘電膜3および保持容量配線4を順次設ける。 - 特許庁
To provide a semiconductor device capable of reducing soldering failure of solder balls and improving the reliability of soldering, and to provide a method for mounting the semiconductor onto a wiring board.例文帳に追加
はんだボールの接合不良を低減し、接合信頼性を向上できる半導体装置、及びその半導体装置の配線基板への実装方法を提供する。 - 特許庁
To provide a high-performance semiconductor device with wiring structure that has low and less crosstalks and a wire selection range of characteristic impedance in a high-frequency circuit.例文帳に追加
高周波回路において、低損失でクロストークが少く、特性インピーダンスの選択範囲が広い配線構造を持つ高性能の半導体装置を提供すること。 - 特許庁
To provide the metal wiring formation method of a semiconductor device, for performing oxidization processes for forming a metal deposition preventing film, in a closed space that is maintained at atmospheric pressure of lower.例文帳に追加
大気圧以下に保たれる密閉空間内で金属蒸着防止膜形成のための酸化工程を行なう半導体素子の金属配線形成方法を提供する。 - 特許庁
The gate electrode layers CG are formed such that they each extend in the same direction in their planar layout, and have a gate wiring portion GW and a contact pad portion CP.例文帳に追加
ゲート電極層CGは、平面レイアウトにおいてそれぞれが同じ方向に延びるように形成され、ゲート配線部分GWとコンタクトパッド部分CPとを有している。 - 特許庁
The potentials of gate wiring 40 are changed after writing of the signals to the pixels 25 and the pixel voltages are so controlled as to suppress the DC voltage components to be applied to the respective pixels 25.例文帳に追加
ゲート配線40の電位が画素25への信号の書き込み後に変化され、各画素25に加わる直流電圧成分を抑制するように画素電圧が補正される。 - 特許庁
To provide a method of manufacturing semiconductor device which can improve reliability of Cu wiring by preventing oxidation of Ta during the annealing process when Ta is used as a barrier film.例文帳に追加
Taをバリア膜とする場合に、アニール時におけるTaの酸化を防止することで、Cu配線の信頼を向上させる半導体装置の製造方法を提供する。 - 特許庁
Even when the oxide film of a metal strong in a coupling force with oxygen is formed on the upper surface of the wiring material film 5, the oxide of the metal can be removed in the process (d).例文帳に追加
配線材料膜5の上面に酸素との結合力が強い金属の酸化膜が形成される場合でも、当該金属の酸化物は工程(d)で除去できる。 - 特許庁
The electronic module structure is provided with a constitution wherein the wiring electrode arranged on a substrate is connected to the chip electrode equipped on the chip through a conductive connecting member.例文帳に追加
基板上に配設される配線電極と、チップが備えるチップ電極とを導電性接合部材を介して接合される構成を有する電子モジュール構造である。 - 特許庁
A sense amplifier/input-output control circuit included in the sense amplifier band is connected to a pair of bit line and a bit fine voltage supply wiring for supplying voltage to the bit line.例文帳に追加
センスアンプ帯に含まれるセンスアンプ/入出力制御回路は、ビット線対とビット線に電圧を供給するためのビット線電圧供給配線とに接続されている。 - 特許庁
A first source line and power supply wiring are formed in an uppermost layer of a semiconductor substrate, and are arranged from the first sense amplifier of a pad column side to the second sense amplifier.例文帳に追加
第1のソース線及び電源配線は、半導体基板の最上層に形成され、パッド列側の第1のセンスアンプから第2のセンスアンプ側に配置されている。 - 特許庁
To provide an insulating film with an excellent insulating property and conduction reliability and a multilayer wiring board using the same.例文帳に追加
有機材料から成る絶縁フィルムおよびこれを用いた多層配線基板において、配線の高密度化や絶縁信頼性・導通信頼性をともに満足させることができない。 - 特許庁
In a resin sheet 20, through-holes are formed at positions corresponding to the respective terminals 11, 13 of the IC chip 5 and the wiring board 3 and filled with conductor 9.例文帳に追加
樹脂シート20には、ICチップ5および配線基板3の各端子11,13に対応する位置に貫通孔が形成され、その貫通孔に導体9が充填されている。 - 特許庁
To efficiently design a dummy pattern to be formed on a wiring layer for eliminating the surface step of polished surfaces after a chemical mechanical polishing(CMP) process in a production process of semiconductor device.例文帳に追加
半導体装置の製造過程でCMP(Chemical Mechanical Polishing)工程後の研磨面の表面段差を解消するために配線層に形成するダミーパターンを効率よく設計する。 - 特許庁
In the entry sheet for drilling for a printed wiring board material, the sheet contains a thermosetting resin and a lubricant as essential components.例文帳に追加
プリント配線板材料用のドリル孔明け用エントリーシートにおいて、該シートが、熱硬化性樹脂と滑剤を必須成分として含有することを特徴とするドリル孔明け用エントリーシート。 - 特許庁
With this configuration, since wiring resistance can be reduced between the RF-IC-incorporated regulator and the circuit block and voltage drop becomes small, the RF-IC can operate even with lower battery voltage.例文帳に追加
このことにより、該RF-IC内蔵レギュレータ-該回路ブロック間配線抵抗を小さくでき、電圧降下が小さくなるため、より低い電池電圧まで該RF-ICが動作可能となる。 - 特許庁
This substrate 11 comprises a plurality of ceramic wiring boards 1, each having a first principal plane 1A, and a second principal plane 1B which are connected to each other.例文帳に追加
本発明の連結セラミック配線基板11は、第1主面1A及び第2主面1Bを有する複数のセラミック配線基板1が、互いに接して繋がっている。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|