「ion implantation」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

To provide a manufacturing system and manufacturing method for a semiconductor device that can suppress variation in final electric characteristics in a wafer surface by making corrections in an ion implantation step even when a structure obtained in an inspection step of manufacture of the semiconductor device deviates from management specifications to improve the product yield.例文帳に追加

半導体装置の製造の検査工程で得られた構造が管理スペックから離れている場合でも、イオン注入工程において、補正することにより、最終的な電気特性のばらつきをウェハ面内で抑制でき、製品歩留まりを向上することが可能な半導体装置の製造システムと製造方法を提供する。 - 特許庁

A process wherein an impurity diffusion layer 4 to be used to control threshold voltage is performed by implanting ions, and a process wherein a high temperature heat treatment is performed for a short period to recover the crystal defect generated by the ion implantation, are performed continuously without performing heat treatment in this manufacturing method of a semiconductor device.例文帳に追加

半導体装置の製造方法が、イオン注入によってしきい値電圧制御のための不純物拡散層を形成する工程と、イオン注入によって発生した結晶欠陥の回復のための高温短時間熱処理を行う工程とを、熱処理を実施することなく連続的に行う。 - 特許庁

To provide a manufacturing method of a semiconductor device by which the semiconductor device such as a CCD device of high quality is manufactured by reducing manufacture variations in relative positions of adjacent ion implantation regions of a photoelectric conversion portion, a charge transfer portion or the like even when stuffs constituting elements are more microfabricated, for example, a pixel size is made finer.例文帳に追加

画素サイズの微細化など素子構成要素の微細化が進んでも、光電変換部や電荷転送部などの隣接するイオン注入領域の相対位置の製造バラツキを小さく抑えることができ、これにより、高品質なＣＣＤデバイスなどの半導体装置を製造する半導体装置の製造方法を得る。 - 特許庁

Since the silicon oxide film 7 for protecting against ion implantation damage and for forming source and drain regions is formed by the low-temperature normal pressure CVD method at 400-500°C, the no molybdenum constituting the gate electrode 5 is oxidized or sublimated when forming the silicon oxide film 7, to prevent the damage or peeling of the gate electrode 5.例文帳に追加

このように、４００〜５００℃の低温の常圧ＣＶＤ法によって、ソース、ドレイン領域形成のためのイオン注入損傷の保護用のシリコン酸化膜７を形成するので、シリコン酸化膜７の形成時にゲート電極５を構成するモリブデンが酸化または昇華せず、ゲート電極５の損傷や剥離を防止できる。 - 特許庁

After the ion implantation is carried out so that the impurity concentration has an inclination toward a fixed direction in the surface of a semiconductor substrate 101, a side of thin impurity concentration is mounted on a boat 110 and stored in a core tube 111 for forming a gate oxide film 108.例文帳に追加

不純物濃度が半導体基板１０１の表面を一定方向に向かって勾配を持つようにイオン注入を実施した後、不純物濃度の薄い側をボート１１０に載置し、炉心管１１１内へ格納してゲート酸化膜１０８を形成することを特徴とするＭＯＳ型半導体装置の製造方法。 - 特許庁

Ion implantation of arsenic ions or the like is performed from the upper part of the trench 3 having the composition in parallel with the trench sidewall 3a and vertically or at a certain angle to a P-type well layer 1 to form the N+ type source layer 4 opposed to a floating gate FG6 extended from the bottom of the trench 3 to the trench sidewall 3b over a wide area.例文帳に追加

かかる構成のトレンチ３の上部からトレンチ側壁３ａに平行で、且つＰ型ウエル層１に垂直又は角度をもった砒素イオン等のイオン注入を行い、トレンチ３底面からトレンチ側壁３ｂに延在するフローティングゲートＦＧ６と広い面積で対峙するＮ＋型ソース層４を形成する。 - 特許庁

In this method of manufacturing a semiconductor device, a substrate formed with a semiconductor layer on an insulation layer is prepared; argon ions are implanted into the surface of the semiconductor layer; a gate insulation film is formed on the semiconductor layer after the argon ion implantation; a gate electrode is formed on the gate insulation film; and a source region and a drain region are formed in the semiconductor layer.例文帳に追加

絶縁層上に半導体層が形成された基板を準備し、半導体層の表面にアルゴンイオン注入を行い、アルゴンイオン注入後の半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、半導体層にソース領域およびドレイン領域を形成する。 - 特許庁

The image sensor comprises a logic unit, and a photoreceptor unit having a plurality of photodiodes, wherein the photodiode regions adjacent to the photoreceptor unit are isolated from each other by a field ion-implantation region 20 formed under the surface of a semiconductor substrate, and a dielectric 30 formed on the upper part of the semiconductor substrate.例文帳に追加

ロジック部と複数のフォトダイオードを有する受光部とからなるイメージセンサにおいて、前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域２０と前記半導体基板の上部に形成された絶縁膜３０とによって前記フォトダイオードが分離されている。 - 特許庁

To provide a method of manufacturing a lamination wafer in which a low resistivity is maintained by suppressing sucking-out which is caused by oxidation or outward dispersion of dopant, relating to a method of manufacturing a lamination wafer which has a thin film of low resistivity that contains a dopant such as boron in high concentration, by an ion implantation peeling method.例文帳に追加

本発明は、イオン注入剥離法により、ボロンなどのドーパントを高濃度に含む低抵抗率の薄膜を有する貼り合わせウェーハの製造方法において、ドーパントの外方拡散や酸化による吸出しを抑えて低抵抗率を維持できる貼り合わせウェーハの製造方法を提供する。 - 特許庁

A photoelectric conversion element layer, an oxygen ion implantation layer acting as an element isolation layer, and a circuit layer such as pixel transistor are sequentially formed, from a silicon substrate (surface) side, on the semiconductor substrate, for example, such as an SOI substrate in which a silicon layer is provided on a support substrate part (insulator layer), and then, a wiring layer is formed on the silicon layer.例文帳に追加

例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。 - 特許庁

Those optical circuits are composed of a semiconductor waveguide (for example, silicon Si, indium phosphate InP, gallium arsenide GaAs, etc.), and defect increasing processing by impurity doping, low-temperature growth, ion implantation, etc., is performed on the first arm waveguide 103 to increase the absorption coefficient of the first arm waveguide 103.例文帳に追加

これらの光回路を半導体導波路（例えばシリコンＳｉ、リン化インジウムＩｎＰ、ヒ素化ガリウムＧａＡｓ等）で構成し、第１アーム導波路１０３に不純物ドーピング、低温成長やイオン注入等による欠陥増大を行うことによって第１アーム導波路１０３における吸収係数を高める。 - 特許庁

The ion implantation apparatus is provided with an infrared camera 36 for measuring a temperature distribution of a region including a slit 26 of an analytic slit plate 24 to output temperature data D representing the temperature distribution and a data processing unit 38 for processing the temperature data D from the infrared camera 36 to measure the size of the slit 26 of the analytic slit plate 24.例文帳に追加

分析スリット板２４のスリット２６を含む領域の温度分布を測定して当該温度分布を表す温度データＤを出力する赤外線カメラ３６と、この赤外線カメラ３６からの温度データＤを処理して、分析スリット板２４のスリット２６の寸法を測定するデータ処理装置３８とを設けた。 - 特許庁

To provide a method of dislodging an organic coating and a remover which can remove a photoresist which does not receive deterioration even if it is the organic coating in which managements, such as photoresist, did deterioration curing in response to a damage with an ion implantation, etc. in a manufacturing process, which is no problem in an environmental side, and is economically cheap.例文帳に追加

製造工程中でイオン注入等で損傷を受けてフォトレジスト等の上層部が変質硬化した有機被膜であっても、変質を受けていないフォトレジスト共々、大きな剥離速度で除去でき、環境面でも問題なく、経済的にも安価な、有機被膜の除去方法及び除去剤を提供する。 - 特許庁

To provide a method of manufacturing an epitaxial wafer, which can manufacture the epitaxial wafer having an ion implantation layer with required minimum process, can attaine both reduction in contamination and cost during an additional process, can highly sensitively evaluat/certify contamination with metallic impurities during the manufacture, and can efficiently manufacture a wafer with little contamination.例文帳に追加

必要最低限のプロセスでイオン注入層を有したエピタキシャルウエーハを製造でき、また付加される工程での汚染の低減とコスト低減を両立させ、かつ製造中の金属不純物汚染を高感度で評価・保証して汚染の少ないウエーハを効率よく製造できるエピタキシャルウエーハの製造方法を提供する。 - 特許庁

To prevent in the method of manufacturing a semiconductor device that ions are deeply implanted due to channeling by employing a very simplified means on the occasion of forming, with the ion implantation, a source region and a drain region of a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) where a gate electrode is formed of a columnar crystal metal such as Mo, Al, and W.例文帳に追加

半導体装置の製造方法に関し、Ｍｏ、Ａｌ、Ｗなど柱状結晶のメタルをゲート電極とするＭＯＳＦＥＴのソース領域及びドレイン領域をイオン注入で形成する際、極めて簡単な手段を採ることでイオンがチャネリングに依って深く打ち込まれることを防止できるようにする。 - 特許庁

In the method of manufacturing the high-voltage C-MOS element, a first oxide film pattern is formed on which a predetermined region of a semiconductor substrate is exposed, a second oxide film pattern is formed on the exposed semiconductor substrate, and ion implantation and annealing are performed with the first oxide film pattern serving as a mask to form a high-voltage deep well region.例文帳に追加

高電圧シーモス素子の製造方法は、半導体基板の所定領域が露出した第１酸化膜パターンを形成して、露出した半導体基板上に第２酸化膜パターンを形成して、第１酸化膜パターンをマスクにしてイオン注入及びアニーリングを遂行して高電圧ディープウェル領域を形成する。 - 特許庁

To provide a manufacturing method of a semiconductor element which minimizes TED (Transient Enhanced Diffusion) phenomenon of impurities which is generated in heat treatment process and other successive heat treatment processes for relaxing damage due to ion implantation and prevents lowering of upper film quality caused by outgassing.例文帳に追加

イオン注入による損傷を緩和させるための熱処理工程やその他後続の熱処理工程の際に発生する不純物のＴＥＤ（Ｔｒａｎｓｉｅｎｔ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）現象を最大限抑え、アウトガス（ガス抜け）による上部膜質の低下を防止することが可能な半導体素子の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can fully maintain activity of ions implanted in a well region at the formation of this region and minimizes the damages on a semiconductor substrate in the process of the ion implantation and suppresses the TED phenomenon to ions in the well region.例文帳に追加

ウェル領域形成の際にこの領域に注入されたイオンの活性化を最大限維持し、前記イオン注入工程の際に半導体基板の損傷を最小化するとともに、ウェル領域のイオンに発生するＴＥＤ現象を抑制することを可能にする半導体素子の製造方法を提供する。 - 特許庁

After impurities that accelerate thermal oxidation are selectively introduced onto a silicon substrate surface by ion implantation or the like, the silicon substrate onto which the impurities are introduced is subjected to oxidation (dilution oxidation), oxynitriding or reoxidation continuously to form a plurality of kinds of gate insulating films having different film thicknesses on a semiconductor chip.例文帳に追加

シリコン基板表面に選択的に、熱酸化を増速させる不純物をイオン注入等で導入した後、上記不純物を導入したシリコン基板の酸化（希釈酸化）、酸窒化あるいは再酸化を連続して行い、半導体チップ上で膜厚の異なる複数種のゲート絶縁膜を形成する。 - 特許庁

A diffusion preventing film pattern 12 is formed on a semiconductor substrate 10, an SOG film doped with impurities is formed on the semiconductor substrate 10, and impurity ions are additionally implanted into the SOG film by a plasma ion implantation method to increase the SOG film in impurity concentration.例文帳に追加

拡散防止膜パターン１２の形成された半導体基板１０上にｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜を形成した後で、ｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜に追加的にプラズマイオン注入法でｉｍｐｕｒｉｔｙイオンを注入してｉｍｐｕｒｉｔｙ濃度を高める。 - 特許庁

A semiconductor device comprising a semiconductor layer 1, a gate insulation film 2, a gate electrode 3, an offset spacer layer 4, and an SD extension diffusion layer 6 subjected to ion implantation using the gate electrode 3 and the offset spacer layer 4 as a mask is manufactured by varying the thickness of the offset spacer layer 4 and each leak current level is measured.例文帳に追加

半導体層１と、ゲート絶縁膜２と、ゲート電極３と、オフセットスペーサ層４と、ゲート電極３およびオフセットスペーサ層４をマスクとしてイオン注入されたＳＤエクステンション拡散層６とを有する半導体装置を、オフセットスペーサ層４の膜厚を変化させて形成し、それぞれのリーク電流値を測定する。 - 特許庁

A filter processing part included in one of the first and second verification parts 60 and 70 executes an AND logic among a verified element, mask data necessary to form the verified element and reverse data of mask data unnecessary to form the verified element, and determines whether or not ion implantation is executed appropriately to the verified element.例文帳に追加

第１及び第２の検証部６０，７０のうちの１つ内のフィルター処理部は、被検証素子と、被検証素子を形成するために必要なマスクデータと、被検証素子を形成するために不要なマスクデータの反転データとのアンドロジックを実行し、被検証素子に対してインプラが適切に行われているか否かを判断する。 - 特許庁

While a gate electrode 41 is used as an implantation mask, arsenic or phosphorus is ion-implanted in a silicon substrate 1 to form a pair of extension layers 51 in a surface of the silicon substrate 1, and then a protection insulating film 14 of 1 to 20 nm thickness is formed of a silicon oxide film by a CVD method over the entire surface of the silicon substrate 1.例文帳に追加

ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成し、その後、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。 - 特許庁

A ashing method removes resist having an altered layer 4 formed on a surface by ion implantation and a non-altered layer 3 formed on a lower side of the altered layer 4, forms an applied film 5 to cover a face of a substrate on which the resist is formed, and removes the resist and the applied film 5 from the substrate by plasma treatment using reactive gas.例文帳に追加

イオン注入により表面に形成された変質層４とその下の未変質層３とを有するレジストを除去するアッシング方法であって、基板の前記レジストが形成された面を覆うように塗布膜５を形成し、前記レジストと前記塗布膜５とを反応性ガスを用いたプラズマ処理により除去する。 - 特許庁

In addition, a second interlayer insulation film 10 is formed, a contact hole is formed so that the surface of a capacitor node plug is exposed, heat treatment conditions are used for heat-treating in the contact hole while a storage electrode is being formed, and impurities are subjected to ion implantation for forming the storage electrode in the active region including the contact hole.例文帳に追加

さらに第２層間絶縁膜１０を形成し、キャパシタノードプラグの表面が露出するようにコンタクトホールを形成し、ストレージ電極の形成状態でコンタクトホール内に熱処理条件を用いて熱処理をした後、不純物をイオン注入してコンタクトホールを含むアクティブ領域にストレージ電極を形成する。 - 特許庁

To provide a method of manufacturing a high-voltage transistor of a flash memory element, which can restrain the punch leakage current of an element isolation film, while not requiring a mask process for the field stop of the high-voltage transistor, an ion implantation process, and a mask removing process, and satisfying the active property of the high-voltage transistor.例文帳に追加

高電圧トランジスタのフィールドストップのためのマスク工程、イオン注入工程及びマスク除去工程を必要とすることなく、高電圧トランジスタのアクティブ特性を満足させながら、素子分離膜のパンチ漏洩電流を抑制することが可能なフラッシュメモリ素子の高電圧トランジスタの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a thin film transistor in which high concentration ion implantation to a drain region is performed while suppressing variability of processes, while a gate insulation film of high quality keeping high reliability and low leakage current of a transistor is provided, in an LDD structure thin film transistor provided with a thick gate insulation film.例文帳に追加

厚いゲート絶縁膜を有するＬＤＤ構造薄膜トランジスタにおいて、トランジスタの高信頼性と低リーク電流を保つ高品質のゲート絶縁膜を有しながら、ソース、ドレイン領域への高濃度イオン注入をプロセスばらつきを抑えながら行う、薄膜トランジスタ製造方法を提供する。 - 特許庁

In the die cast die to cast the molten or partially solidified metal, a part of or an entire part of a surface in contact with at least the molten or partially solidified metal is modified into the surface of a compound or a mixture of a die base metal element modified by the ion implantation and an implanted element.例文帳に追加

溶融または半溶融状態の金属を鋳造するダイカスト用金型において、少なくとも上記溶融または半溶融状態の金属と接触する面の一部または全部を、イオン注入により改質された金型母材元素と注入元素との化合物表面または混合物表面に改質する。 - 特許庁

At the surface heating step S10, a temperature of the semiconductor substrate 12 at the depth 50 after the implantation step S8 is kept to be lower than a hydrogen ion outward-diffusion temperature, whereby the surface 12b of the semiconductor substrate 12 is heated until a temperature of the surface 12b of the semiconductor substrate 12 reaches a crystal defect disappearing temperature or higher.例文帳に追加

表面加熱工程Ｓ１０は、注入工程Ｓ８後の前記深さ５０の半導体基板１２の温度を水素イオン外方拡散温度未満に維持しながら、半導体基板１２の表面１２ｂの温度が結晶欠陥消滅温度以上に昇温するまで半導体基板１２の表面１２ｂを加熱する。 - 特許庁

Even if a part of an N-diffusion layer 6 is overetched and the P well 1 is exposed due to pattern displacement of contact pads, no etching damage is left on the border between the N-diffusion layer 6 and the P well 1, since the exposed surface is covered with an N-diffusion layer 11 by ion implantation or solid phase diffusion of phosphorus.例文帳に追加

コンタクト用パッド９の目ずれが原因でＮ−拡散層６の一部がオーバーエッチングされてＰウェル１が露出しても、その露出面をイオン注入或いはリンの固相拡散によりＮ−拡散層１１で覆うため、Ｎ−拡散層６とＰウェル１との境界のエッチングダメージを残すことはない。 - 特許庁

In the method of manufacturing the fully-depleted SOI transistor, especially the NMOS transistor, there is a process for implanting impurities into an insulating film by an ion implantation method before or after a well formation process, thus restraining the diffusion of the impurities to an embedded insulating film owing to a variation in a thermal history in a manufacturing process.例文帳に追加

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法においてウエル形成工程前あるいは後に追加でイオン注入法を用いて絶縁膜に不純物注入を行う工程を有することで、製造過程における熱履歴のばらつきによる埋め込み絶縁膜への不純物の拡散を抑える。 - 特許庁

A polysilicon layer 105 is formed on a wafer, with which a P well 102 and an N well 103 are formed, and after a gate electrode 105A is formed on the P well 102 with a photoresist pattern 106 as a mask, the LDD region of N-channel MOS is formed by conducting ion implantation, in a state of the photoresist pattern 106 being left.例文帳に追加

Ｐウェル１０２、Ｎウェル１０３の形成された基板上にポリシリコン層１０５を形成し、フォトレジストパターン１０６をマスクとして、Ｐウェル１０２上にゲート電極１０５Ａを形成した後、フォトレジストパターン１０６が残存した状態でイオン注入を行ってＮチャネルＭＯＳのＬＤＤ領域を形成する。 - 特許庁

The problem can be solved by providing a second leading back layers (41, 42) at positions of equal distance to the left and right from a leading back layer (40) which is served as an electronic current carrying way and forming these electronic current carrying ways by simultaneous ion implantation using the same mask, so that all the intervals between each channel area within the element is made even.例文帳に追加

電子通電路となる打ち返し層（４０）に対して左右等距離の位置に第２の打ち返し層（４１，４２）を設け、これらの打ち返し層を同じマスクを用いた同時のイオン注入により形成することにより、素子内のチャネル領域の間隔をすべて均一にすることで解決する。 - 特許庁

A series of processes is performed by using the bit line work mask 22, i.e., the removal of the charge trap layer 3 exposed in the opening, the formation of a bit line insulating film 10 on a substrate surface with the charge trap layer 3 removed therefrom, and the formation of the embedded bit line 5 by ion implantation to the substrate 1 via the bit line insulating film 10.例文帳に追加

このビット線加工マスク２２を用いて、開口部に露出した電荷トラップ層３の除去、電荷トラップ層３が除去された基板表面へのビット線絶縁膜１０の形成、及びビット線絶縁膜１０を介しての基板１中へのイオン注入による埋め込みビット線５の形成の一連の工程を行う。 - 特許庁

This TFT manufacturing method is carried out in such a manner that a semiconductor layer 1 is arranged on a substrate 60, a gate-insulating film 2 is formed covering the semiconductor layer 1, a gate electrode 3a is arranged on the gate-insulating film 2, a protective film 17 is arranged so as to cover the gate electrode 3a, and a resist film used in an ion implantation process is formed.例文帳に追加

基板６０上に半導体層１が配置され、これを覆うようにゲート絶縁膜２、ゲート絶縁膜２上にゲート電極３ａが配置され、更にこのゲート電極３ａを覆うように保護膜１７が配置された状態で、イオン注入工程の際に用いるレジスト膜を形成する。 - 特許庁

Using ion implantation N for forming the source/drain of an N channel field effect transistor, an over impurity introduction layer 10 is formed in a polysilicon gate 5 and N type impurities contained in the over impurity introduction layer 10 are diffused in the direction of an active region 7 in the polysilicon gate 5.例文帳に追加

Ｎチャネル電界効果型トランジスタのソース／ドレインを形成するためのイオン注入Ｎを用いて、多結晶シリコンゲート５にオーバー不純物導入層１０を形成し、オーバー不純物導入層１０に含まれるＮ型不純物を多結晶シリコンゲート５内でアクティブ領域７の方向に拡散させる。 - 特許庁

In the method of manufacturing a diffusion wafer where boron ions are implanted into a principal plane of a silicon single-crystal wafer, and then drive-in oxidation is conducted on the principal plane to diffuse the boron ions into the silicon single-crystal wafer, the drive-in oxidation is conducted for 40 or longer hours, immediately after the ion implantation of boron, and then a resistance value is measured.例文帳に追加

シリコン単結晶ウェーハの主面にボロンをイオン注入し、続いてドライブイン酸化を施してボロンをシリコン単結晶ウェーハに拡散する拡散ウェーハの製造方法において、ボロンをイオン注入した直後から４０時間以上経過後にドライブイン酸化を施し、その後に抵抗値を測定する。 - 特許庁

To provide a removing a treatment liquid, a treatment method and a removing device of an organic system fouling on a substrate surface capable of removing even a resist film hardened and denaturalized by high-concentration ion implantation at room temperature and provided with a multi-repeatable treatment capacity using environment-friendliness and ozone regeneration at almost the same level of ethylene carbonate (EC) treatment.例文帳に追加

高濃度イオン注入で硬化変質したレジスト膜すら室温で除去することができ、炭酸エチレン（ＥＣ）処理並みの環境へのやさしさとオゾン再生を用いた多数回繰返し処理能力とを備えた、基板表面上の有機系付着物の除去用処理液と処理方法と除去装置とを提供する。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

In this case, the first n-type semiconductor area 124 and the n well 122 are formed by the same step, thereby reducing the number of manufacturing steps for the imaging element, and furthermore, when the n-type impurity is subject to ion implantation and dispersion, the imaging element 100 can be prevented from being excessively given any thermal hysteresis.例文帳に追加

ここで、第１Ｎ型半導体領域１２４とＮウェル１２２とを同一工程で形成することにより、固体撮像素子の製造工程数を削減することができるため、Ｎ型不純物をイオン注入および拡散させる際に固体撮像素子１００に過剰に熱履歴を与えることを抑制することができる。 - 特許庁

During a step of forming a photo diode PD to serve as a photoelectric converter after a charge accumulation region 17 of the photo diode PD is formed by ion implantation, the region 17 is formed to extend below an element separation film 13 by heat diffusion and to come into contact with or closer to a diffusion layer 14.例文帳に追加

光電変換部となるフォトダイオードＰＤの形成工程において、イオン注入によりフォトダイオードＰＤの電荷蓄積領域１７を形成した後、熱拡散により電荷蓄積領域１７を素子分離膜１３の下方に延在し、かつ拡散層１４に当接または近接するように形成する。 - 特許庁

To provide a semiconductor element manufacturing method which forms an epitaxial layer on an upper portion of an element separating structure of a recess gate area, designs a semiconductor element of an SOI tunnel structure, thereby, reduces an ion implantation concentration in a channel area and can improve characteristics of refresh of the element, tWR and LTRAS.例文帳に追加

リセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、ＳＯＩチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、ｔＷＲ及びＬＴＲＡＳ特性を改良することができる半導体素子の製造方法を提供する。 - 特許庁

This etching method is provided with a process wherein ion implantation is performed to a nitride based compound semiconductor layer 2 to form a region 4 to be etched by deteriorating crystallinity, and a process wherein the region 4 where crystallinity is deteriorated is removed selectively with respect to a region where crystallinity is not deteriorated by wet etching.例文帳に追加

窒化物系化合物半導体層２にイオン注入を行って結晶性を悪化させることにより被エッチング領域４を形成する工程と、ウエットエッチングにより、結晶性を悪化させた被エッチング領域４を結晶性が悪化していない領域に対して選択的に除去する工程とを備えている。 - 特許庁

The method for manufacturing the epitaxial wafer includes at least the processes of: forming an organic film on the surface of a silicon single-crystal substrate; forming an ion-implanted layer in the silicon single-crystal substrate by ion implantation through the organic film; removing the organic film; and forming the epitaxial layer on the surface with the organic film removed.例文帳に追加

エピタキシャルウェーハの製造方法であって、少なくとも、シリコン単結晶基板の表面に有機膜を形成する工程と、該有機膜を通してイオン注入することによって前記シリコン単結晶基板にイオン注入層を形成する工程と、前記有機膜を除去する工程と、前記有機膜を除去された表面上にエピタキシャル層を形成する工程とを有することを特徴とするエピタキシャルウェーハの製造方法を提供する。 - 特許庁

There is provided a beam stop 100 for ion implantation system 10, provided with a charge collecting device having a surface made into segments to be exposed to ion beams 34, wherein a surface is divided into at least two segments, so that one of the segments spreads around the other segment, and each segment of the two segments operates to provide one or more signals showing an electrical charge collected by each segment.例文帳に追加

イオンビーム３４を受ける、セグメント化された表面が提供された電荷収集装置を備える、イオン打ち込み装置１０用ビームストップ１００であって、表面は、少なくとも２つのセグメントに分割され、一方のセグメントが他方のセグメントの周囲に広がり、２つのセグメントの各セグメントは、イオンビームが各セグメントに入射したときに、各セグメントによって収集された電荷を表す１つ以上の信号を提供するように動作する、ビームストップが提供される。 - 特許庁