「ion implantation」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide a semiconductor element which can realize a conductive path for connecting the front and the rear of a semiconductor substrate using implanting of local impurity by ion implantation, local diffusion of an impurity by laser beam irradiating; and to provide a method for manufacturing the same.例文帳に追加

イオン注入による局所的な不純物の打ち込みや、レーザー光照射による局所的な不純物の拡散を用いて半導体基板の表裏をつなぐ導電路を実現することができる半導体素子及びその製造方法を得るものである。 - 特許庁

To provide a manufacturing method of a semiconductor device including MOS field effect transistors or the like capable of performing manufacturing by avoiding an inverting layer from being produced beneath a dummy gate even in the case of ion implantation of a conductive impurity with positive electric charges to thereby prevent accelerated diffusion.例文帳に追加

プラスの電荷を有する導電性不純物をイオン注入してもダミーゲート直下に反転層を生成させず、これにより増速拡散を防止して製造できるＭＯＳ型電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁

To provide a silicon carbide semiconductor device which has the lower input resistance of a gate in comparison with a silicon carbide semiconductor device in which a gate layer is formed with an ion implantation method, and also has a JFET having higher voltage resistance between the gate and a drain, and to provide a manufacturing method of the same silicon carbide semiconductor device.例文帳に追加

イオン注入法によりゲート層が形成された炭化珪素半導体装置と比較して、ゲートの入力抵抗が低く、かつ、ゲート、ドレイン間の耐圧が高いＪＦＥＴを備える炭化珪素半導体装置およびその製造方法を提供する。 - 特許庁

For example, after formation of the first seal 56 and the second seal 58 on the surface of each of the first separator 20 and the second separator 22, the DLC film 60 is formed on the surface of each of the first seal 56 and the second seal 58 by a plasma ion implantation method.例文帳に追加

このＤＬＣ膜６０は、例えば、第１セパレータ２０、第２セパレータ２２の表面に第１シール５６、第２シール５８をそれぞれ設けた後、該第１シール５６、第２シール５８に対してプラズマイオン注入法を行うことで形成することができる。 - 特許庁

To provide a semiconductor device manufacturing method with which the manufacturing man-hour can be reduced by reducing the numbers of ion implantation times and resist pattern formation times at manufacturing of a plurality of kinds (for example, two power supplying systems) of CMOS transistors additionally having ROM functions.例文帳に追加

ＲＯＭ機能を付加した複数種類（例えば２電源系）のＣＭＯＳトランジスタを製造するに際し、イオン注入の回数及びレジストパターン形成の回数を減らし、製造工数を削減することができる半導体装置の製造方法の提供。 - 特許庁

When a source/drain regions 12, 14 are formed in CMIS, Argon is implanted into a P-type well layer 4 as a dislocation suppressive element and nitrogen is implanted into a N-type well layer 5 as the dislocation suppressive element, prior to the ion-implantation of impurities into a silicon substrate 1.例文帳に追加

ＣＭＩＳにおけるソース・ドレイン領域１２、１４の形成時、シリコン基板１に不純物をイオン注入する前に、Ｐウエル層４には転位抑制元素としてアルゴンを打ち込み、かつＮウエル層５には窒素を転位抑制元素として打ち込む。 - 特許庁

In the heat transport device 1, the coating treatment is applied with ion implantation, thermal oxidation, and steam oxidation or the like on a wick part generating capillary force to circulate the working fluid or the surface of the flow path where the working fluid of the gas phase or the liquid phase flows.例文帳に追加

熱輸送装置１において、作動流体を還流させるために毛細管力を発生するウィック部又は気相若しくは液相の作動流体が流れる流路の表面に、イオン注入、熱酸化、水蒸気酸化等で被覆処理を施こす。 - 特許庁

A layer 25 of the amorphous semiconductor material is substantially positioned in the selected depth and is expanded up to a zone which is a substantially plane composed of the monocrystal semiconductor material damaged by lattice defects, namely extended to the end part of the range of ion implantation damages.例文帳に追加

そのアモルファス半導体材料の層２５は、選択された深さに実質的に位置し、格子欠陥により損傷を受けた単結晶半導体材料からなる実質的に平面であるゾーン、つまりイオン注入損傷の範囲の端部まで広がる。 - 特許庁

To provide a method for manufacturing an SOI wafer with a desired SOI layer thickness by performing epitaxial growth without causing step in a ravine form on an SOI wafer with no silicon oxide film in a terrace manufactured by an ion implantation separation method.例文帳に追加

イオン注入剥法により作製されたテラス部にシリコン酸化膜のないＳＯＩウェーハに、渓谷状の段差を発生させることなくエピタキシャル成長を行い、所望のＳＯＩ層厚を有するＳＯＩウェーハを製造できる方法を提供することを目的とする - 特許庁

The method comprises a process for forming a gradient concentration type SiGe film having concentration inclination of Ge on a substrate whose surface is formed of silicon, a process for forming a cap semiconductor film on the gradient concentration type SiGe film, a process for performing ion implantation for the substrate and a process for annealing the substrate.例文帳に追加

表面がシリコンからなる基板上にGeの濃度勾配をもつ傾斜濃度型SiGe膜を形成する工程と、傾斜濃度型SiGe膜上にキャップ半導体膜を形成する工程と、基板にイオン注入する工程と、基板をアニールする工程を備える。 - 特許庁

Therefore, when the impurity region 132 is subjected to heat treatment process after ion implantation, the occurrence of potential decline in the readout gate section 140 is suppressed, and the blooming of the section 140 can be prevented so that the thermal diffusion in the impurity region 132 does not effect the gate section 140.例文帳に追加

したがって、Ｎ^- 型不純物領域１３２をイオン注入して熱工程にかける際に、熱拡散の影響が読み出しゲート部１４０に及ばないようにし、読み出しゲート部１４０のポテンシャル低下を抑制し、この部分のブルーミングを防止する。 - 特許庁

In a p-type semiconductor layer 101, a heavily doped region 109 in which the concentration of p-type impurities different from right and left n-type diffusion regions 106, 107 becomes extremely large is formed by oblique ion implantation in the center of a channel region 108.例文帳に追加

ｐ型の半導体層１０１には、チャネル領域１０８の中央部に、左右のｎ型の拡散領域１０６，１０７とは異なるｐ型の不純物の濃度が極大となる高濃度領域１０９が斜めイオン注入により形成されている。 - 特許庁

To provide a magnetic recording medium which meets a request for high-density magnetic recording by suppressing a blooding phenomenon of implanted ions (phenomenon in which the implanted ions are scattered in a horizontal direction in vertical implantation) in a method for manufacturing the recording medium to be used for a high-recording density hard disk (HDD), etc. by ion implantation; and to provide a method of manufacturing the magnetic recording medium.例文帳に追加

本発明は、高記録密度ハードディスク（ＨＤＤ）等に用いられる磁気記録媒体をイオン注入法において製造する方法において、注入イオンのにじみ現象（垂直注入時に水平方向へ注入イオンが散乱する現象）を抑制することを課題とし、高密度磁気記録の要求にあった磁気記録媒体とその製造方法を提供することを目的とする。 - 特許庁

In the ion implantation apparatus which is used in the impurity introducing process executed between the film forming process and activating annealing process, ion current density distribution, movement of substrate or beam progressing angle are controlled so that the substrate has the desired impurity density distribution on the basis of the control data to which the data of the film forming process and activating annealing process are added.例文帳に追加

成膜工程と活性化アニール工程の間で行われる不純物導入工程で使用されるイオン注入機において、前記成膜工程のデータと前記活性化アニール工程のデータを加えた制御用データに基づいて、前記基板が所望の不純物密度分布を持つように、イオン電流密度分布及び基板の移動、又は、ビーム進行角を制御する。 - 特許庁

Alternatively, in the Monte Carlo simulation calculating process for an ion implantation process, when scattering of a cluster-type molecular ion consisting of ten or more atoms is calculated by the Monte Carlo method, if a large angle scattering event resulting in energy loss designated by a predetermined parameter occurs, the cluster-type molecule is decomposed, and a travelling direction of decomposed individual atom is defined at random.例文帳に追加

もしくは、イオン注入プロセスのモンテカルロシミュレーション計算過程において、１０個以上の原子からなるクラスター型分子イオンのモンテカルロ法による散乱を計算する場合に、所定のパラメータで指定したエネルギー損失になる大角度散乱イベントが起きた段階で、クラスター型分子を分解させ、かつ分解した個々の原子の進行方向をランダムに決定する。 - 特許庁

An N type semiconductor layer 22 having a low impurity concentration is epitaxially grown on an N semiconductor substrate 21, a desired pattern of oxide film is formed thereon, and the substrate is subjected to ion implantation with use of the pattern as its mask to form an active region edge 28 and a guard ring region 24.例文帳に追加

Ｎ型の半導体基板２１上に不純物濃度が低いＮ型の半導体層２２をエピタキシャル成長させ、その表面に所望のパターンの酸化膜を形成し、それをマスクとしてイオン注入により活性領域エッジ部２８およびガードリング領域２４を形成する。 - 特許庁

A high resistance region 111 where a valid conduction rate of an upper clad layer 106 is partially dropped (valid resistance rate is improved) by using ion implantation technology is arranged in the upper clad layer 106 in a side of a laser region (light emitting region) 107 of the separation region 110.例文帳に追加

分離領域１１０のレーザ領域（発光領域）１０７の側における上部クラッド層１０６には、例えばイオン注入技術を用いて部分的に上部クラッド層１０６の実効的な導電率を下げた（実効的な抵抗率を上げた）高抵抗領域１１１を備える。 - 特許庁

A part of the silicide layer 6 directly under the contact hole is turned amorphous through an ion implantation method 13, by which silicide is lessened in wet resistance, and silicide directly under the contact hole is removed in a self- aligned manner, after silicide is cleaned and pre-treated before polysilicon is grown.例文帳に追加

イオン注入法１３により、コンタクト孔直下部分のシリサイド層６をアモルファス化することにより、シリサイドのウェット耐性を低下させ、更に、ポリシリコンの成長前にシリサイドの洗浄と前処理を施すした後に、コンタクト孔直下のシリサイドが自己整合的に除去される。 - 特許庁

In a process of forming the well region, a part of a part (silicon oxide film 51) which is formed in the formation scheduled region A2 of the MOS transistor 4 of the silicon oxide film 31 is removed by wet etching and after that, the first ion implantation is performed by using the silicon oxide film 31 as a mask.例文帳に追加

ウェル領域を形成する工程では、シリコン酸化膜３１のうちＭＯＳトランジスタ４の形成予定領域Ａ２に形成されている部分（シリコン酸化膜５１）の一部をウェットエッチングにより除去してから、シリコン酸化膜３１をマスクとして第１のイオン注入を行う。 - 特許庁

To prevent a heat history of the manufacture process of a memory circuit from affecting a well region of a logic circuit, and to prevent introduction of contaminants to a substrate at the time of ion implantation for well region formation in a semiconductor device for which the memory circuit and the logic circuit are consolidated.例文帳に追加

記憶回路部と論理回路部とを混載する半導体装置において、記憶回路部の製造工程の熱履歴が論理回路部のウエル領域に影響を与えないようにし、また、ウエル領域形成のイオン注入時に基板への汚染物質の導入を防止できるようにする。 - 特許庁

At this time, the ion implantation is carried out on the surface of the substrate 1 by using a mask 22 having a plurality of openings 21 which are disposed at a position facing one region which is scheduled to form an emitter on the substrate 1, have all the same shape and same area, and separated from each other.例文帳に追加

このとき、基板１の表面上に、基板１のうちの１つのエミッタ形成予定領域に対向する位置に配置されており、すべて同じ形状、同じ面積であり、互いに離間している複数の開口部２１を有するマスク２２を用いて、イオン注入する。 - 特許庁

To provide a method for manufacturing a semiconductor device that almost holds a dopant distribution in regions other than a twilight zone of a region where the ion implantation of a dopant should be masked while solving a possible problem generated because a resist mask end is of a slanted shape.例文帳に追加

本発明は、レジストマスク端が斜め形状であるために生じる問題を解決するとともに、不純物のイオン注入をマスクすべき領域の境界領域以外における不純物分布をほぼ保持する半導体装置の製造方法を提供することにある。 - 特許庁

After forming the gate electrode layer 24 of polysilicon or the like as indicated by a broken line on the insulating film 20, an n^+-type source region 28 and an n^+-type drain region 30 are formed by an ion implantation processing with the lamination of the electrode layer 24 and the insulation film 20 and the insulating film 16 as masks.例文帳に追加

絶縁膜２０の上に破線で示すようにポリシリコン等のゲート電極層２４を形成した後、電極層２４及び絶縁膜２０の積層と絶縁膜１６とをマスクとするイオン注入処理によりＮ^＋型ソース領域２８及びＮ^＋型ドレイン領域３０を形成する。 - 特許庁

Displacement of the reference positions is determined for the plurality of ion implantation processes based on the measurement of the electric characteristics for the first active region 13 from a plurality of unit monitor elements of the first and second active regions 13 and 15, each having a differentiated relative position.例文帳に追加

第１活性領域１３と第２活性領域１５との相対位置を異ならせた複数の単位モニター素子からの、第１活性領域１３に対する電気特性測定結果に基づいて、複数のイオン注入工程の基準位置同士のずれ量を求めるようにした。 - 特許庁

Finally, a drain region 8 and a source region 9 are formed by forming an insulating gate 6 of polysilicon layer, having substantially T-shaped cross-section through the silicon oxide film 5, while filling the trench 4 and performing ion implantation and annealing using the insulating gate 6 as a mask.例文帳に追加

次に、溝部４を埋め込むように、シリコン酸化膜５を介して断面略Ｔ字状のポリシリコン層から成る絶縁ゲート６を形成し、絶縁ゲート６をマスクとしてイオン注入及びアニール処理を行うことにより、ドレイン領域８及びソース領域９を形成する。 - 特許庁

To provide a method for manufacturing a bonded wafer having a surface roughness that maintains a sufficient film evenness and can sufficiently apply to a device manufacture after a bonded wafer is exfoliated and flattening process is performed thereon in a method for manufacturing a bonded wafer prepared using ion implantation exfoliation process.例文帳に追加

イオン注入剥離法を用いて作製する貼り合わせウエーハの製造方法において、剥離後の平坦化処理を経た後に、十分な膜厚均一性を維持し、デバイス製造に十分に適用できる表面粗さを有する貼り合わせウエーハの製造方法を提供することを目的とする。 - 特許庁

After a sidewall 604 is formed on both side surfaces of the gate electrode 602, an N-type impurity is applied thereto through ion implantation by using the gate electrode 602 and sidewall 604 as a mask, and the entire substrate is heated so as to form an N-type first impurity diffusion layer 605.例文帳に追加

ゲート電極６０２の両側面にサイドウォール６０４を形成した後、ゲート電極６０２及びサイドウォール６０４をマスクとしてＮ型の不純物をイオン注入し、その後、熱処理を行なうことによりＮ型の第１の不純物拡散層６０５を形成する。 - 特許庁

After that, a threshold of a parasitic transistor to be generated on the peripheral edge portion of the channel is increased using an ion implantation method, and a leak current due to the parasitic transistor is suppressed.例文帳に追加

ＳＯＩトランジスタのチャネル部周縁部を開口し、中央部へのイオン注入を防ぐための第１不純物添加阻止層を形成した後イオン注入法を用いてチャネル部周縁部に生じる寄生トランジスタの閾値を上昇させて寄生トランジスタ起因のリーク電流を抑制する。 - 特許庁

On the other hand, a resistance layer 15C is formed in an N-type well 11C in the forming region 10C of a first high-resistance element, and a resistance layer 15D is formed in an N-type well 11D in the forming region 10D of a second high-resistance element by using first and second ion implantation.例文帳に追加

一方、第１の高抵抗素子の形成領域１０Ｃ、第２の高抵抗素子の形成領域１０Ｄにおいては、前記第１及び第２のイオン注入を用いて、Ｎ型ウエル１１Ｃの中に抵抗層１５Ｃを形成し、Ｎ型ウエル１１Ｄの中に抵抗層１５Ｄを形成する。 - 特許庁

To provide a plasma generator capable of generating lengthy line plasmas with uniformity and a high density; and to provide a film forming device capable of forming film on a large area substrate, an etching device, a surface treatment device, and an ion implantation device, by utilizing the above plasma generator.例文帳に追加

均一で高密度な長尺のライン状プラズマを生成することが可能であるプラズマ発生装置、及びこのプラズマ発生装置を利用した大面積基板への成膜が可能である成膜装置、並びにエッチング装置、表面処理装置、イオン注入装置を提供すること。 - 特許庁

After this, the polysilicon 44 is removed, only the sidewall 44 is left, a structure of a pair of two rectangles is formed with the sidewall 46 as a mask, next, two pieces of fins are each manufactured into a pair of p/n-MOS transistors 35, 39 by performing ion implantation with a certain angle.例文帳に追加

この後、ポリシリコン４４を除去し、サイドウォール４６のみ残し、このサイドウォール４６をマスクとして、矩形状の二本が対となる構造を形成し、次に、イオン注入をある角度をもって行うことで、二本のフィン３９をそれぞれｐ／ｎ−ＭＯＳトランジスタ３５、３９の１対を製造する。 - 特許庁

A p^+ region 89 is formed within a source neighborhood p-type region 83 in an n-well 33 and then arsenic is injected into a shallow substrate surface in the p^+ region 89 by applying an ion implantation method using a ring-shaped gate electrode 35 as a mask to form a surface n^+ layer 90.例文帳に追加

ｎウェル３３中のソース近傍ｐ型領域８３内にｐ^+領域８９を形成した後、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｐ^+領域８９中の浅い基板表面にひ素を注入して、表面ｎ^+層９０を形成する。 - 特許庁

Then, when a high-concentration impurity region 15 to serve as a lower electrode of the high-precision capacitor is formed by ion implantation of an impurity in the semiconductor substrate 10, the impurity is additionally implanted in the lower electrode 13b of the high-breakdown-voltage capacitor to increase an impurity concentration of the lower electrode 13b.例文帳に追加

その後、半導体基板１０に不純物をイオン注入して高精度キャパシタの下部電極となる高濃度不純物領域１５を形成する際に、高耐圧キャパシタの下部電極１３ｂに不純物を追加注入し、下部電極１３ｂの不純物濃度を向上させる。 - 特許庁

The ion implantation for forming the first impurity area 22 softens a stress caused from a mismatch between a lattice constant of the compound layer 24 and that of the semiconductor substrate 3, and is carried out in a condition that an atom does not form a cluster between lattices developed in the semiconductor substrate 3.例文帳に追加

第１の不純物領域２２を形成するイオン注入は、化合物層２４の格子定数と半導体基板３の格子定数との不整合による応力を緩和するとともに、半導体基板内３に発生する格子間原子がクラスタを形成することのない条件で行われる。 - 特許庁

To provide an ion implantation mask which can be used for forming a selective conductive region which is deeper than a conventional example for the higher quality of the selective conductive region, and its manufacturing method, a silicon carbide semiconductor device using it, and its manufacturing method.例文帳に追加

従来例よりも深い選択導電領域の形成に利用でき、かつ選択導電領域の高品質化が可能なイオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法を提供する。 - 特許庁

Thereafter, a gate electrode 5 of rich silicon state is formed in the nMOS region and a gate electrode 6 of rich Ni state is formed in the pMOS region by conducting the annealing process through formation of a mask layer 4 only to the pMOS region and silicon ion implantation only to the nMOS region.例文帳に追加

その後、ｐＭＯＳ領域のみにマスク層４を形成して、ｎＭＯＳ領域のみにシリコンをイオン注入し、アニール処理することにより、ｎＭＯＳ領域にはシリコンリッチ状態のゲート電極５を、ｐＭＯＳ領域にはＮｉリッチ状態のゲート電極６を形成する。 - 特許庁

Moreover, even if the dimension of the opening 6a is increased only by α and a part of the desired pattern 4a which should not be essentially etched away is exposed, the retrogression of the pattern is suppressed, for the ion implantation is not carried out in the exposed desired pattern 4a and the etching rate is low.例文帳に追加

また、たとえ開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。 - 特許庁

After narrowing and thinning the electrode layer 24 as indicated by a solid line by an isotropic etching processing, an n^--type source region 32 and an n^--type drain region 34 are formed by the ion implantation processing with the lamination of the electrode layer 24 and the insulating film 20, and the insulating film 16 as the masks.例文帳に追加

等方性エッチング処理により電極層２４を実線で示すように細く且つ薄くした後、電極層２４及び絶縁膜２０の積層と絶縁膜１６とをマスクとするイオン注入処理によりＮ^−型ソース領域３２及びＮ^−型ドレイン領域３４を形成する。 - 特許庁

A field oxide film 2, isolating the active region of a MOSFET is formed in a region on the surface of a p-type silicon substrate 1, a gate electrode is formed via a gate oxide film, ions are implanted into an arsenic ion implantation layer 5, and the substrate 1 is subjected to heat treatment to form a n-type diffused layer 6.例文帳に追加

ｐ型シリコン基板１上の表面の領域にＭＯＳＦＥＴの活性領域を分離するフィールド酸化膜２を形成し、ゲート酸化膜を介してゲート電極を形成し、ヒ素イオン注入層５にイオン注入し熱処理を行いｎ型拡散層６を形成する。 - 特許庁

A gate insulation film 12b whose dielectric breakdown strength is lowered when compared to a gate insulation film 12a of an MOS transistor is formed through ion implantation to the gate insulation film 12a formed in an anti-fuse part, and a write voltage to an anti-fuse is reduced.例文帳に追加

アンチフューズ部に形成したゲート絶縁膜１２ａにイオンを注入することにより、ＭＯＳトランジスタのゲート絶縁膜１２ａに比べて絶縁破壊耐圧を低下させたゲート絶縁膜１２ｂを形成し、アンチフューズへの書き込み電圧を低減することを特徴としている。 - 特許庁

After the backside polishing, a collector electrode 31 made of e.g. aluminum forms an ohmic junction with the p^- lightly-doped collector layer 11, and the n^+ collector short-circuited region 13, dispensing with the ion implantation and heat treatment for separately forming a collector contacting high-concentration layer.例文帳に追加

裏面研削後、例えばアルミニウム等から成るコレクタ電極３１によって、ｐ^−低濃度コレクタ層１１及びｎ^＋コレクタ短絡領域１３とオーミック接合が形成されるので、コレクタコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。 - 特許庁

A very deep etch pit 1b is formed in the position corresponding to a leak portion by performing molten KOH etching and the like after Al ion implantation and activation annealing, based on findings that a dislocation causing leak such as a drain leak of a vertical MOSFET is a threading screw dislocation.例文帳に追加

縦型ＭＯＳＦＥＴのドレインリークなどのリークを引き起こす転位は貫通らせん転位であるということに基づき、Ａｌイオンの注入および活性化アニール後に溶融ＫＯＨエッチング等を行うことにより、リーク部に相当する場所に非常に深いエッチピット１ｂを形成する。 - 特許庁

To improve yields in an active matrix substrate, its manufacturing method, an optoelectronic device and its manufacturing method by reducing damage on an insulation layer of storage capacitance caused by an ion implantation while maintaining necessary specific resistance on the lower electrode of the storage capacitance.例文帳に追加

アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法において、蓄積容量の下部電極において必要な比抵抗値を確保しながらイオン注入に起因する蓄積容量の絶縁膜へのダメージを低減させて歩留まりを向上させること。 - 特許庁

A second Si layer 23, a first SiGe layer 22 and a first Si layer 21 are formed in the order as a multi-layer epitaxial layer on a bond wafer 2, a hydrogen high concentration layer is formed inside the second Si layer 23 by hydrogen ion implantation, and bonding heat treatment and peeling are performed.例文帳に追加

ボンドウェーハ２上に多層エピタキシャル層として、第二のＳｉ層２３、第一のＳｉＧｅ層２２及び第一のＳｉ層２１をこの順序に形成し、水素イオン打ち込みにより第二のＳｉ層２３内に水素高濃度層を形成し、結合熱処理及び剥離を行う。 - 特許庁

After removing the ion implantation mask pattern, a transfer gate electrode, an NMOS gate electrode, and a PMOS gate electrode are formed on a semiconductor substrate in a pixel region, on that of the NMOS region, and on that of the PMOS region, respectively, by patterning the polysilicon film.例文帳に追加

イオン注入マスクパターンを除去した後にポリシリコン膜をパターニングして画素領域の半導体基板上に転送ゲート電極、ＮＭＯＳ領域の半導体基板上にＮＭＯＳゲート電極及びＰＭＯＳ領域の半導体基板上にＰＭＯＳゲート電極を形成する。 - 特許庁