「ion implantation」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

To provide a semiconductor device where a single crystal silicon integrated circuit is made on an insulating substrate without an adhesive, an active area does not receive damage due to a hydrogen ion implantation etc., and the proper characteristic of the device can be sufficiently shown.例文帳に追加

絶縁性基板上に、接着剤を用いないで単結晶シリコン集積回路を作製すると共に、単結晶シリコン集積回路の活性領域が水素イオン注入等のダメージを受けず、素子本来の特性を十分に発揮することのできる半導体装置を提供する。 - 特許庁

After H ions and He ions are implanted into a silicon substrate with acceleration energy of 5-40 keV, temperature of the silicon substrate is raised to about 500°C and then O ions are implanted with acceleration energy of 30-180 keV thus forming an ion implantation layer 2.例文帳に追加

シリコン基板にＨイオン又はＨｅイオンを、加速エネルギが５ｋｅＶ以上４０ｋｅＶ未満で注入した後、該シリコン基板を略５００℃に昇温し、それにＯイオンを、加速エネルギが３０ｋｅＶ以上１８０ｋｅＶ以下で注入し、イオン注入層２を形成する。 - 特許庁

After etching the dielectric film pattern 110a exposed by the polysilicon film pattern 120b, a source region 134a/a drain region 134b having a vertical profile are formed by means of the ion implantation of impurities into the substrate by using the polysilicon film pattern as a mask.例文帳に追加

ポリシリコン膜パターン１２０ｂにより露出される誘電膜パターン１１０ａをエッチングした後、ポリシリコン膜パターンをマスクとして用いて、基板に不純物をイオン注入することにより、垂直プロファイルを有するソース領域１３４ａ／ドレーン領域１３４ｂを形成する。 - 特許庁

The electrically conductive well (2) is generated by means of high-energy ion implantation and subsequent heating, so that it has a doping profile which either has a maximum located at a depth T_1 from the planar surface (5) of the electrically conductive well (2), or is essentially constant up to a depth T_2.例文帳に追加

導電性ウェル（２）は、それが導電性ウェル（２）の平坦面（５）から深さＴ_１に位置する最大値を有するか、または深さＴ_２まで本質的に一定であるかのどちらかのドーピング分布を有するように、高エネルギーイオン注入法およびその後の加熱によって生成される。 - 特許庁

Excess carbon atom 2 is supplied among each single-layer graphite 3a in an ion implantation method, and the like; and when the distance between each single-layer graphite is compressed at heating, the supplied surplus carbon atom 2 is subjected to chemical bonding with a carbon atom 1, which constitutes the single layer graphite 3a on upper and lower sides.例文帳に追加

イオン注入などの方法により単層グラファイト３ａ間に余剰炭素原子２を供給し、加熱しつつ単層グラファイト間距離を圧縮すると、供給された余剰炭素原子２は、上下の単層グラファイト３ａを構成する炭素原子１と化学結合される。 - 特許庁

To provide a method, where in a semiconductor substrate, there is formed a ultra-shallow junction whose dopant concentration distribution is narrowed through control of its junction depth, by restricting the channelling of dopants in the ion implantation process to a minimum and by controlling the diffusion of dopant in the following heat annealing treatment process.例文帳に追加

イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。 - 特許庁

An oxygen ion implantation layer is collected into a single layer by incorporating a step of applying rapid-rising/falling-temperature heat treatment to a wafer for an active layer between a step of implanting oxygen ions to the wafer for an active layer and a step of executing heat treatment to the wafer for an active layer in a non-oxidizing atmosphere.例文帳に追加

活性層用ウェーハへの酸素イオンの注入工程と、活性層用ウェーハへの非酸化性雰囲気中での熱処理工程との間に、活性層用ウェーハに対し急速昇降温の熱処理を施す工程を入れることで、酸素イオン注入層を単一層に纏めるものである。 - 特許庁

Electrical characteristics (threshold voltage and punch-through voltage) of each MOS transistor is measured, by bringing probes into contact with both ends of a plurality of the strip-shaped active regions (202-208), so as to detect the displacement of the ion implantation region (404) from the deviation in the electrical characteristics of each MOS transistor.例文帳に追加

そして、複数の短冊状の活性領域（２０２〜２０８）の両端にプローブを当接させて各ＭＯＳトランジスタの電気特性（しきい値電圧やパンチスルー電圧）を測定し、各ＭＯＳトランジスタの電気特性の偏差から、イオン注入領域（４０４）のずれを検出する。 - 特許庁

This invention relates to a device for chemical and mechanical polishing of the boundary of a semiconductor device, including a protruding residual topography in a peripheral region of a substrate resulting from a layer transfer process based on an ion implantation step, a bonding step and a detachment step, such as a Smart-Cut (R) method.例文帳に追加

本発明は、スマート・カット（登録商標）法のようなイオン注入ステップ、ボンディング・ステップ及び剥離ステップに基づく層転写プロセスによって生じる基板の周辺領域に隆起残余トポグラフィーを備える半導体装置の境界の化学的機械的研磨装置に関する。 - 特許庁

The filter is manufactured, such that a high-purity ZnO target is epitaxially grown on a sapphire substrate, using the sputtering method to obtain a high-resistance ZnO film, which is further grown by doping As using the ion implantation technique or using a dopant-mixed target to obtain a low-resistance P-type 2-6 group compound semiconductor film.例文帳に追加

高純度ＺｎＯターゲットをスパッタリング法によりサファイア基板上にエピタキシャル成長させ高抵抗のＺｎＯ膜を得、さらにＡｓをイオン注入法でドーピング、または、ドーパントを混ぜたターゲットを用いて成長させる低抵抗のＰ型２−６族化合物半導体膜を得る。 - 特許庁

In the method of manufacturing the SOI substrate, a hydrogen ion implantation layer is formed on the front surface of a first substrate as a single crystal silicon substrate, and surface activation processing is applied to at least any one of the surface of a second substrate as a transparent insulative substrate and the surface of the first substrate and both the substrates are laminated.例文帳に追加

単結晶シリコン基板である第１の基板の表面側に水素イオン注入層を形成し、透明絶縁性基板である第２の基板の表面及び第１の基板の表面の少なくとも一方に表面活性化処理を施して両基板を貼り合わせる。 - 特許庁

A conductive film is processed in a first etching process, and thinned by reprocessing using light ashing, the conductive film is thinly reprocessed, and at the same time, an exposed portion of an insulating film is etched away in the film thickness direction, thereby forming a step on the insulating film, and implanting impurity ions into the semiconductor layer by an ion implantation.例文帳に追加

第１のエッチング工程で導電膜を加工し、ライトアッシングして細く再加工し、導電膜を細く再加工するとともに露出していた部分の絶縁膜を膜厚方向に削り、絶縁膜に段差を作り、イオン注入で不純物イオンを半導体層に注入する。 - 特許庁

The rear of an SOI substrate 1 is covered with a silicon nitride film 4, antimony is injected into the substrate 1 using a resist pattern as a mask through an ion implantation method, and the substrate 1 is thermally treated at 1,200°C in a diffusion oven, by which a collector embedded layer 5C is formed in an silicon layer 1c.例文帳に追加

ＳＯＩ基板１の裏面を窒化シリコン膜４で保護した後、レジストパターンをマスクとしてイオン注入法によりアンチモンを注入し、次いで拡散炉を用いて１２００℃で熱処理をＳＯＩ基板１に施すことによって、シリコン層１ｃにコレクタ埋め込み層５Ｃを形成する。 - 特許庁

To provide a semiconductor device wherein electric charge accumulated at a substrate side does not cause the deterioration of a transistor and the like even if a semiconductor process such as a plasma CVD method or an ion implantation method is carried out at the surface side of an insulating substrate and to provide an optoelectric device and a projection-type display device.例文帳に追加

絶縁基板の表面側でプラズマＣＶＤ法やイオン打ち込みなどの半導体プロセスを行なっても、基板側に蓄積した電荷がトランジスタなどを劣化させることのない半導体装置、電気光学装置および投射型表示装置を提供すること。 - 特許庁

The electrode length L1 of the second electric charge transfer electrode is longer than the electrode length L2 of the first electric charge transfer electrode, and an n^--type potential step difference region 113 is formed to an upperstream side of the CCD channel region under the second electric charge transfer electrode by ion implantation of a p-type impurity.例文帳に追加

第２電荷転送電極の電極長Ｌ１は、第１電荷転送電極の電極長Ｌ２よりも長く、かつ第２電荷転送電極下のＣＣＤチャネル領域の上流側部分には、ｐ型不純物のイオン注入によりｎ^−型ポテンシャル段差領域１１３が形成される。 - 特許庁

After a processing wafer is baked 102 under normal pressure in order to remove a resist cured by ion implantation 101 etc., the processed wafer is subjected to plasma ashing processing 103, 104 in a high temperature area at about 300°C in an oxygen single gas atmosphere composed of an oxygen gas substantially.例文帳に追加

イオン注入１０１等で硬化したレジストを除去するために、被処理ウエハを、常圧下でベーク１０２した後、実質的に酸素ガスからなる酸素単ガス雰囲気下において、摂氏３００度前後の高温領域でプラズマ・アッシング処理１０３，１０４するものである。 - 特許庁

A substrate for silicon carbide SOI active layer 5 is pasted on a supporting substrate 2 to perform heating treatment and separated at the layer of ion implantation 6 which is the cutoff region of the crystal lattice to form a silicon carbide SOI substrate 1.例文帳に追加

貼り合わされた炭化ケイ素ＳＯＩ活性層用基板５および支持基板２に対して熱処理を施して、結晶格子切断領域からなるイオン注入層６の領域で、炭化ケイ素ＳＯＩ活性層用基板５を剥離して、炭化ケイ素ＳＯＩ基板１を形成する。 - 特許庁

A lot of recessed parts 10b, each being a part of an exposed one among the dispersed pores 11a, are present at random at the end face 10a which is to be a sliding surface of the sintered metal 11, and a hardened layer 12 is formed by a hardening treatment method selected from nitriding treatment, carbonization treatment, and ion implantation treatment.例文帳に追加

焼結金属１１の摺動面となる端面１０ａには、分散気孔１１ａの一部が露出した多数の凹部１０ｂがランダムに存在し、窒化処理、炭化処理、イオン注入処理から選択された硬化処理方法により、硬化層１２が形成される。 - 特許庁

At simulation, based on a manufacturing process for an MOS transistor, a virtual ion-implantation process is added to a process simulation, so that an inversion short-channel effect and enhanced short-channel effect with an actual MOS transistor is reflected on a simulation result.例文帳に追加

本発明は、ＭＯＳトランジスタの製造工程に基づきシミュレーションを行うにあたり、仮想のイオン注入工程をプロセスシミュレーションで追加し、実際のＭＯＳトランジスタにおける逆短チャネル効果やエンハンスト短チャネル効果をシミュレーション結果に反映させるシミュレーション方法である。 - 特許庁

In this medical implant used for brachytherapy or other medical treatment wherein radioactive ions are preferably implanted into a silicon-based material, radioactive xenon ions are used as the radioactive ions, and the radioactive ions are doped into a silicon substrate by the controlled method in an ion implantation process.例文帳に追加

好ましくはシリコン・ベースまたは放射性イオンを移植された、ブラキテラピーまたは他の医療処置に使用する医療インプラントにおいて、放射性イオンとしては放射性キセノン・イオンを使用し、イオン移植工程は、制御された方法で放射性イオンをシリコン基体にドーピングするものである。 - 特許庁

Then, a p-type conductive diffusion preventing layer 31 for preventing the diffusion of a diffusion layer 23a is configured to be formed by CB Halo Ion Implantation process using the second interlayer film 35 as a mask while a first side wall insulation film exposed within the contact hole 25a is separated.例文帳に追加

そして、コンタクト孔２５ａ内に露出する第１の側壁絶縁膜を剥離した状態で、第２の層間膜３５をマスクに、ＣＢハロー・Ｉ／Ｉにより、拡散層２３ａの拡散を防止するためのｐ導電型の拡散防止層３１を形成する構成となっている。 - 特許庁

Since a guard layer 4 is formed between the auxiliary recording layer 5 and the magnetic recording layer 3, when the non-magnetic section 9 of the auxiliary recording layer 5 is formed by ion implantation, the diffusion of implanted ions in the magnetic recording layer 3 is prevented and the magnetic recording medium having high recording density can be manufactured.例文帳に追加

さらに、記録補助層５と磁気記録層３の間にガード層４を設けたので、記録補助層５の非磁性部９をイオン注入により形成する際に、注入されたイオンが磁気記録層３に拡散するのを防ぎ、高記録密度の磁気記録媒体を製造することができる。 - 特許庁

Furthermore, by carrying out enhanced oxidation after forming the n^++-type cathode layer 1b, and carrying out ion implantation of a p-type impurity for forming the p^++-type collector layer 1a by utilizing an oxide film 31 formed by the enhanced oxidation as a mask, these layers can be formed in a self-aligned manner.例文帳に追加

さらに、ｎ^++型カソード層１ｂを形成したのち増速酸化し、増速酸化によって形成された酸化膜３１をマスクとしてｐ^++型コレクタ層１ａを形成するためのｐ型不純物のイオン注入を行うことで、これらを自己整合的に形成する。 - 特許庁

The silicon substrate is then heat treated at 1000°C-1400°C for an appropriate time to produce an ion implantation transition layer 3 including a plurality of voids 6, 6,... which are employed as heterogeneous nuclei of SiO2 phase in the formation of a buried oxide layer 4 and a surface silicon layer 5.例文帳に追加

このシリコン基板を、１０００℃以上１４００℃以下の温度で適宜時間だけ熱処理することによって、複数のボイド６，６，…を含むイオン注入遷移層３を生成し、ボイド６，６，…をＳｉＯ_2 相の不均質核として埋め込み酸化層４及び表面シリコン層５を形成する。 - 特許庁

To improve failure such as degradation in yield of electrostatic discharge resistance of a gate oxide film and degradation in reliability of it, with no emission of an ion implantation process for adjusting a threshold voltage or a pure water rinsing process for removing foreign substance sticking on a semiconductor wafer surface.例文帳に追加

しきい値電圧調整のためのイオン注入工程や半導体ウェハ表面に付着した異物を除去するための純水リンス処理を省略することなく、ゲート酸化膜の絶縁破壊耐圧の歩溜りの低下やゲート酸化膜の信頼性の低下といった不具合を改善する。 - 特許庁

After forming an element pattern 16 including an electrode at least at the part facing the sacrificial layer 30 of a division surface 24a formed along the ion implantation layer 22 of the piezoelectric body film 24 of the piezoelectric body film structure 10t, the sacrificial layer 30 is removed from the piezoelectric body film structure 10t.例文帳に追加

圧電体膜構造体１０ｔの圧電体膜２４のイオン注入層２２に沿って形成された分割面２４ａのうち少なくとも犠牲層３０に対向する部分に電極を含む素子パターン１６を形成した後、圧電体膜構造体１０ｔから犠牲層３０を除去する。 - 特許庁

The method for producing flash memory cell is provided with steps such as step for sequentially forming a pad oxide film 22 and a pad nitride film 23 on a wafer 21, and step for performing a source ion implantation process after the pad nitride film in the area planned to form a source S is removed.例文帳に追加

本発明に係るフラッシュメモリ素子の製造方法は、半導体基板２１上にパッド酸化膜２２及びパッド窒化膜２３を順次形成し、ソースＳ形成予定領域の前記パッド窒化膜を除去した後、ソースイオン注入工程を行う段階等の段階を含んでなることを特徴とする。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

The gate length of this gate electrode is measured (S5), and an ion-implantation dose for forming source and drain regions is set variedly according to the measured value of the gate length, so that the transistor characteristics on a short-channel effect of a transistor reach a prescribed level (S7, F1).例文帳に追加

このゲート電極のゲート長を測定し（Ｓ５）、短チャネル効果に関するトランジスタ特性が所定のレベルになるように、ソース領域およびドレイン領域を形成するためのイオン注入のドーズ量を上記ゲート長の測定値に応じて可変して設定する（Ｓ７，Ｆ１）。 - 特許庁

A gate electrode 21 is assumed to be a pattern which extends from the gate insulating film 16 to an insulating film 13, such that at least on the gate insulating film 16 one edge overlaps on the ion implantation region 18 for connection, and the other end overlaps on an n-type impurity region 14.例文帳に追加

ゲート電極２１は、少なくともゲート絶縁膜１６上では一方縁部が接続用イオン注入領域１８上にかかり、かつ他方縁部がＮ型不純物領域１４上にかかるようゲート絶縁膜１６から絶縁膜１３にかけて延在させたパターンとする。 - 特許庁

In a semiconductor device 100 which is provided with a silicon substrate 102 and a MOSFET 110 of an LDD structure formed in the substrate 102, an LDD section of the MOSFET 110 is formed by two or more ion implantations in which implantation energy is different, respectively.例文帳に追加

シリコン基板１０２とシリコン基板１０２上に形成されるＬＤＤ構造のＭＯＳＦＥＴ１１０とを備える半導体装置１００において，ＭＯＳＦＥＴ１１０のＬＤＤ部は，相互に注入エネルギが異なる２度以上のイオン注入により形成されることを特徴としている。 - 特許庁

To solve the problem that the film thickness of a mask resist during ion implantation varies in a transistor in which trenches are formed between a source region and a drain region, and a channel region under a gate electrode which is positioned at a location sandwiched between them, and an LDD region is formed.例文帳に追加

ソース領域及びドレイン領域とそれらに挟まれる位置のゲート電極下のチャネル領域との間にトレンチを形成し、当該トレンチの表面に不純物をイオン注入してＬＤＤ領域を形成するトランジスタにおいて、イオン注入のマスクレジストの膜厚が溝内でばらつく。 - 特許庁

To provide a method for cleaning an ion implanter, capable of cleaning using a raw material gas without additionally providing a complicated parameter setup or mechanism and a cleaning gas introduction system, for removing a W deposit between slits of extraction electrodes comprising tungsten W after performing ion implantation using BF_3 as a raw material gas, and to provide a cleaning device having a mechanism for the method.例文帳に追加

ＢＦ_３を原料ガスとするイオン注入を実施した後に、タングステンＷで構成される引き出し電極のスリット間のＷ堆積物を除去するため、複雑なパラメータ設定あるいは機構、クリーニング用ガスの導入系を別途設けることなく、原料ガスを用いたクリーニングを可能とするイオン注入装置のクリーニング方法及びそのための機構を有するクリーニング装置を提供する。 - 特許庁

An inlay lens 109 having a convex lens shape only downward is formed without increasing a distance between an on-chip micro lens 112 and a silicon substrate as a lens formation region, by realizing high refractive index in a metallic ion implantation region alone in a first flattening layer 108 by injecting metallic ion into the first flattening layer 108 of an existing interlaminar film without using an inlay lens material.例文帳に追加

層内レンズ材料を用いずに、既存層間膜の第１平坦化層１０８中に金属イオンを注入することによって、第１平坦化層１０８中の金属イオン注入領域のみ高屈折率化してレンズ形成領域として、オンチップマイクロレンズ１１２とシリコン基板間の距離を増加させることなく、下にのみ凸形状のレンズ形状を持つ層内レンズ１０９を形成する。 - 特許庁

The substrates under the state stuck together are then heated at a relatively low temperature of 120-250°C (not exceeding the melting point of a supporting substrate), and an external impact is applied thereto thus exfoliating a silicon crystal film along the hydrogen ion implantation interface 12 of the single crystal Si substrate 10 in the substrates stuck together after heat treatment.例文帳に追加

貼り合わせた状態の基板を１２０℃以上２５０℃以下（但し、支持基板の融点を超えない温度）の比較的低い温度で加熱し、さらに、外部衝撃を付与することで、熱処理後の貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する。 - 特許庁

At least the molding face 1a of the die for an optical element is subjected to ion implantation with argon ions 10 progressing in the direction at 70° to 110° angle θ from the tangential plane (A) in the center of the molding face 1a to form a film having minute crystal grains on the surface of the molding die face 1a.例文帳に追加

光学素子成形用型の少なくとも成形面１ａに対し、この成形面１ａの中心における接平面Ａとのなす角度θが７０°〜１１０°である方向から進行するアルゴンイオン１０によってイオン注入を施こし、成形面１ａの表面に微細な結晶粒が存在する膜を形成する。 - 特許庁

After ion implantation is performed for an isolation region which isolates a plurality of elements of a semiconductor board 1, wherein a plurality of elements are formed, the semiconductor board 1 is subjected to heat treatment in non-oxidizing atmosphere of a first heat treatment temperature, and thereby the crystal defects is formed in an isolation region.例文帳に追加

複数の素子が形成される半導体基板１の複数の前記素子同士を分離する素子分離領域にイオン注入を行った後、半導体基板１を第１の熱処理温度の非酸化性雰囲気中で熱処理することにより前記素子分離領域に結晶欠陥を形成する。 - 特許庁

To achieve a semiconductor device with improved device characteristics by extremely easily forming (at least either of) a source/a drain at a shallow junction depth without using ion implantation, and inhibiting the generation of short-channel effect when making fin an element by reducing a gate length in a semiconductor device using a compound semiconductor.例文帳に追加

化合物半導体を用いた半導体装置において、イオン注入を用いることなく極めて容易にソース／ドレイン（の少なくとも一方）を浅い接合深さに形成し、ゲート長を短縮して素子の微細化を図る際にショートチャネル効果の発生を抑止するデバイス特性に優れた半導体装置を実現する。 - 特許庁

The difference in the amounts of ion implantation caused by the inner and outer peripheral difference can thereby be corrected to increase the number of processed wavers in one batch.例文帳に追加

イオン注入装置１０１のディスク１０２は中心を同じとした内側ディスク１０３と外側ディスク１０４とに区画され、それぞれ別々の第３，４モータ１０５，１０６で所望の周速度に制御可能とすることで内外周差によって生じるイオン注入量の差を補正でき１バッチのウエハ処理枚数を増やせる。 - 特許庁

To provide a method for an element separation formation and an element used for the method hardly generating defects such as misalignment wherein the capacity of a diffusion layer does not increase, and takes place even if a complex mask is employed while well ion implantation and thermal process can be omitted after formation of STI.例文帳に追加

拡散層容量が増加することがなく、複雑なマスクの使用による目ずれの発生する虞がなく、しかもＳＴＩ形成後にウェルイオン注入＋熱処理省略可能とした、転位等の欠陥が生じることの少ない素子分離形成方法および該方法に使用される素子の提供。 - 特許庁

To solve the problems of penetration of dopant in a gate at ion implantation when a refractory metal is used as a low resistance metal, and of difference in gate resistance of a PMIS transistor and an NMIS transistor caused by dependence on a base of a grain size of the low resistance metal, in a FET containing a high-k film.例文帳に追加

ｈｉｇｈ−ｋ膜を含むＦＥＴにおいて、低抵抗金属として高融点金属を用いた場合のイオン注入時のゲートにおけるドーパント突き抜けの問題と、低抵抗金属のグレインサイズの下地依存に起因したＰＭＩＳトランジスタとＮＭＩＳトランジスタとのゲート抵抗の差を解決する。 - 特許庁

To provide a method to make an impurity layer by ion implantation of an impurity into an edge part in side part and of an active region to prevent generation of a parasitic transistor phenomenon or an edge transistor phenomenon along the edge part in the side part of the active region even when the active region is refined to the limit.例文帳に追加

アクティブ領域を極限にまで微細化しても、前記アクティブ領域側部のエッジ部分に不純物をイオン注入して、不純物層を形成でき、前記アクティブ領域側部のエッジ部分に沿っての寄生トランジスタ現象又はエッジトランジスタ現象の発生を防止することができるようにする。 - 特許庁

Since dielectric breakdown strength of the gate insulation film 12b can be controlled by ionic species, an acceleration voltage or a dose, etc., during ion implantation, both high dielectric breakdown strength required for an MOS transistor and low dielectric breakdown strength required for a fuse capacitor can be realized, thus reducing the development period.例文帳に追加

また、ゲート絶縁膜１２ｂの絶縁破壊耐圧はイオン注入時のイオン種、加速電圧、またはドーズ量等により制御出来るため、ＭＯＳトランジスタに求められる高い絶縁破壊耐圧と、フューズキャパシタに求められる低い絶縁破壊耐圧とを両立でき、更に開発期間の短縮を図ることが出来る。 - 特許庁

Related to a mask for forming a positive resist pattern which is used for ion-implantation into an arbitrary cell transistor of a mask ROM, the size of adjoining opening pattern is larger than that of non-adjoining opening pattern, among opening patterns so provided as to correspond to the positive resist pattern.例文帳に追加

マスクＲＯＭにおける任意のセルトランジスタにイオン注入するために用いられる、ポジ型レジストパターンを形成するためのマスクにおいて、前記ポジ型レジストパターンに対応して設けられる各開口パターンのうち、開口パターンが隣接していないもののサイズを、開口パターンの隣接しているものより大きくする。 - 特許庁

The resin composition for the ion implantation process, which forms a composition film (2) to be provided between the substrate and a photoresist film (1), is characterized in that the composition film (2) has an extinction coefficient of ≤0.15 to the wavelength of exposure light and that the resin composition contains a resin soluble with an alkali aqueous developer solution.例文帳に追加

基板とフォトレジスト膜（１）の間に設けられる組成物膜（２）を形成する樹脂組成物であって、該組成物膜（２）の露光波長に対する消衰係数が０．１５以下であり、該樹脂組成物がアルカリ水性現像液に可溶な樹脂を含有することを特徴とするイオン注入工程用の樹脂組成物。 - 特許庁