「"diffusion region"」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To easily enlarge the dynamic range of an output signal in a charge detecting device receiving a signal charge in a stray diffusion region formed on a semiconductor substrate 20 and outputting the output signal corresponding to the potential VFD of the stray diffusion region 22.例文帳に追加

半導体基板２０上に形成された浮遊拡散領域２２に信号電荷を受けて、その浮遊拡散領域２２の電位ＶＦＤに応じた出力信号を出力する電荷検出装置において、簡単に、出力信号のダイナミックレンジを広げること。 - 特許庁

In an IGBT, an N--type epitaxial layer 3 is formed on a P+-type silicon substrate 1 via an N+-type silicon layer 2, and a P-type impurity diffusion region 4 and an N+-type impurity diffusion region 5 are formed in the surface layer part of the epitaxial layer 3.例文帳に追加

ＩＧＢＴにおいて、Ｐ^+ 型シリコン基板１の上にＮ^+ 型シリコン層２を介してＮ^- 型エピタキシャル層３が形成され、エピタキシャル層３の表層部にＰ型不純物拡散領域４およびＮ^+ 型不純物拡散領域５が形成されている。 - 特許庁

To provide a semiconductor device manufacturing method capable of suppressing a crystal defect in an impurity diffusion region or in the circumference of the region, when the impurity diffusion region is formed in a region enclosed by the trench of a semiconductor substrate by ion implantation method.例文帳に追加

半導体基板のトレンチに挟まれた領域に、イオン注入法により、不純物拡散領域を形成する場合に、不純物拡散領域およびその周辺での結晶欠陥の発生を抑制できる半導体装置の製造方法を提供する。 - 特許庁

To suppress an increase in junction leakage current without causing corrosion or the like in an impurity diffusion region, to completely decrease a resistance value of the impurity diffusion region, and to provide a further microscopic, highly integrated, low electric power consumption, and high speed operational semiconductor device.例文帳に追加

不純物拡散領域の侵食等を生ぜしめることなく接合リーク電流の増大を抑制して不純物拡散領域の抵抗値を十分に低減し、更なる微細化・高集積化を実現して、低消費電力で高速動作を可能とする。 - 特許庁

Quantity of a current flowing from one source/drain diffusion region to the other source/drain diffusion region upon application of a voltage to the gate electrode 3 can be varied depending on the quantity of charges held in the charge holding section consisting of the charge storage film 23 and the fine particles 10.例文帳に追加

蓄電体膜２３と微粒子１０とからなる電荷保持部に保持された電荷の多寡により、ゲート電極３に電圧を印加した際の一方のソース／ドレイン拡散領域から他方の上記ソース／ドレイン拡散領域に流れる電流量を変化させ得る。 - 特許庁

Then, a p-type diffusion region 4a is formed on the surface of the n-type semiconductor layer 2 at least on the side of the gate region 3 of the drain region 4 and a drain electrode 7 is formed, so as to be connected to the p-type diffusion region 4a.例文帳に追加

そして、ドレイン領域４の少なくともゲート領域３側におけるｎ形半導体層２の表面にｐ形の拡散領域４ａが形成され、そのｐ形拡散領域４ａに接続されるようにドレイン電極７が形成されている。 - 特許庁

A second conductive type of first impurity diffusion region 13 is formed in a partial region of a surface of the first layer 12.例文帳に追加

第１の層１２の表面の一部の領域に第２導電型の第１の不純物拡散領域１３が形成されている。 - 特許庁

The second clad layer 6 has a p-type impurity selective diffusion region 7 formed by selectively diffusing Zn.例文帳に追加

また、第２クラッド層６は、Ｚｎが選択拡散されることによって形成されたｐ型の不純物選択拡散領域７を有している。 - 特許庁

A cathode-side p-type diffusion region 14 is formed in a guard ring-facing region 15 in the cathode facing the guard ring 6.例文帳に追加

カソードにおける、ガードリング６と対向するガードリング対向領域１５に、カソード側ｐ型拡散領域１４が形成されている。 - 特許庁

A ring-like n^+ diffusion region 1 is formed in the peripheral area of the surface region of a semiconductor substrate to surround a transistor cell.例文帳に追加

半導体基板の表面領域の外周領域にトランジスタセルを取り囲むようにリング状のｎ^+拡散領域１が形成される。 - 特許庁

Upper surfaces of an insulating layer 22 and the n-type diffusion region 23 are the same in height and almost flat surface without level difference.例文帳に追加

絶縁膜２２とｎ型拡散領域２３の上面は同一の高さとなっており、段差のないほぼ平坦な面となっている。 - 特許庁

In a p support substrate 1 located below the FBC4, an n well diffusion region 7 is formed in contact with the embedded oxide film 2.例文帳に追加

FBC４の下方に位置するｐ支持基板１内には、埋め込み酸化膜２に接してｎウェル拡散領域７が形成されている。 - 特許庁

A high-concentration diffusion region 13 of the high-drive MOS transistor is formed with the gate structure 6 and the first sidewall 12 as a mask.例文帳に追加

ゲート構造６及び第１のサイドウオール１２をマスクとして高駆動ＭＯＳトランジスタの高濃度拡散領域１３を形成する。 - 特許庁

A p-type diffusion region 3 is formed as an anode 2 of a diode on one-side main surface side of an n-type semiconductor substrate 1.例文帳に追加

ｎ型の半導体基板１の一方の主表面の側には、ダイオードのアノード２として、ｐ型拡散領域３が形成されている。 - 特許庁

Only a p-type body layer 103 and a P^+-type diffusion region 104 are formed in a mesa between the gate trenches 110.例文帳に追加

また、ゲートトレンチ１１０の間のメサ部には、Ｐ型ボディ層１０３およびＰ^＋型拡散領域１０４のみが形成されている。 - 特許庁

A lower electrode of a capacitor 10 is constituted in a predetermined region of one surface of a silicon substrate 8, wherein a diffusion region 7 is formed.例文帳に追加

シリコン基板８が、一方の面の所定の領域に拡散領域７が形成され、キャパシタ１０の下部電極を構成する。 - 特許庁

To provide a solar cell manufacturing method in which a desired impurity diffusion region can be stably formed within a narrow range.例文帳に追加

狭小な範囲に所望の不純物拡散領域を安定的に形成することができる太陽電池製造方法を提供する。 - 特許庁

Most of a lightly-doped n-type dopant diffusion region 32, which constitutes the drain region, offset region 38, and heavily-doped n-type dopant diffusion region 40, is formed inside the strained silicon layers 23 and 35, wherein the electron mobility is higher than that in normal silicon layers.例文帳に追加

そしてドレイン領域を形成する低濃度ｎ型不純物拡散領域３２、オフセット領域３８および高濃度ｎ型不純物拡散領域４０の大半を、電子の移動度が通常のシリコン層よりも高い歪シリコン層２３および歪シリコン層３５内に形成する。 - 特許庁

An N-type first impurity diffusion region that includes a drain region 12 and a drain-side drift region 7 and an N-type second impurity diffusion region that includes a source region 13 and a source-side drift region 8 are formed on a P-type well 10, with a channel region ch interposed therebetween.例文帳に追加

Ｐ型ウェル１０上に、チャネル領域ｃｈを隔てて、ドレイン領域１２及びドレイン側ドリフト領域７を含むＮ型の第一不純物拡散領域と、ソース領域１２及びそース側ドリフト領域８を含むＮ型の第二不純物拡散領域が形成されている。 - 特許庁

The semiconductor device 100 includes a plurality of MOS transistors (high-voltage P-channel MOS transistors 11) each having an impurity region (N-type well region 51) of a first conductivity type and a low-concentration diffusion region (P-type offset diffusion region 3) of a second conductivity type, and the element isolation region 6.例文帳に追加

半導体装置１００は、第１導電型の不純物領域（Ｎ型ウェル領域５１）と、第２導電型の低濃度拡散領域（Ｐ型オフセット拡散領域３）を有する複数のＭＯＳトランジスタ（高圧ＰチャネルＭＯＳトランジスタ１１）と、素子分離領域６を有する。 - 特許庁

The active region R1' includes an N-type first diffusion region 48 serving as a source or drain of a transistor, and a P-type second diffusion region 71 having a higher impurity concentration than the P-type semiconductor 52 and supplying a potential to the P-type semiconductor 52.例文帳に追加

アクティブ領域Ｒ１’には、トランジスタのソース又はドレインとなるＮ型の第１の拡散領域４８と、Ｐ型の半導体５２よりも不純物濃度が高く、Ｐ型の半導体５２に電位を供給するためのＰ型の第２の拡散領域７１とが形成されている。 - 特許庁

Between a p-gate diffusion region 23 on the left side and a p-gate diffusion region 23' on the right side on an n-type silicon substrate, and in between the CH1 and the CH2, a channel isolation region 29 is formed of an oxygen doped semi-insulating polycrystalline silicon film 35a doped with phosphorus.例文帳に追加

そして、Ｎ型シリコン基板上における左側のＰゲート拡散領域２３と右側のＰゲート拡散領域２３'との間であって、ＣＨ1とＣＨ2との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜３５aでなるチャネル分離領域２９が形成されている。 - 特許庁

The MOS capacitor uses an n-type diffusion region 2 formed on the top face of a p-type silicon substrate 1 as a bottom electrode, a gate insulation film 3 formed above the n-type diffusion region 2 as a dielectric layer, and a gate electrode 4 formed on the gate insulation film 3 as a top electrode.例文帳に追加

ＭＯＳキャパシタは、Ｐ型シリコン基板１の上面部に形成されたＮ型拡散領域２を下部電極とし、その上に形成されたゲート絶縁膜３を誘電体層とし、当該ゲート絶縁膜３の上に形成されたゲート電極４を上部電極としている。 - 特許庁

In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor.例文帳に追加

ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。 - 特許庁

The semiconductor device includes an MIS transistor comprising a semiconductor substrate having an element isolation region, a diffusion region formed on the semiconductor substrate, a gate electrode formed on the semiconductor substrate through a gate insulation film, and a silicide layer (3) formed on the diffusion region.例文帳に追加

素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。 - 特許庁

The element isolation insulating film 132 is formed thicker than the element isolation insulating film 134, and in the n-type source side diffusion region 114, the peak concentration section having a highest impurity concentration is formed in a deeper position than in the n-type drain side diffusion region 112.例文帳に追加

ここで、素子分離絶縁膜１３２が素子分離絶縁膜１３４よりも膜厚が厚く形成され、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分が深い位置に形成されている。 - 特許庁

The second wells are formed in the first conductivity type region formed extensively over the surface layer region of the side face of the step from a region adjacent to the impurity diffusion region of a flat region between the first well and the impurity diffusion region and having an impurity concentration lower than that of the first well.例文帳に追加

第２ウェルは、第１ウェルと不純物拡散領域との間に、平坦領域の不純物拡散領域に隣接する領域からステップ部の側面の表層領域にわたって形成された第１ウェルよりも不純物濃度が低い第１導電型の領域である。 - 特許庁

An isolation insulating layer 6 isolates a region where the source-drain region 11 is formed from the impurity diffusion region 14 for control gate by surrounding the periphery of the impurity diffusion region 14 for control gate while reaching the buried insulating layer 2 from the surface of the semiconductor layer 3.例文帳に追加

分離絶縁層６は、半導体層３の表面から埋め込み絶縁層２に達しながらコントロールゲート用不純物拡散領域１４の周囲を取り囲むことで、ソース／ドレイン領域１１が形成された領域とコントロールゲート用不純物拡散領域１４とを分け隔てている。 - 特許庁

The second conductive (p-type) diffusion region (body region) 2 is formed on the surface side of the first conductive type (n-type, for example), which is used as a drain region 1, and the first conductive type (n-type) source region 3 is formed on the surface side of the diffusion region 2.例文帳に追加

ドレイン領域１とする第１導電形（たとえばｎ形）の半導体層の表面側に第２導電形（ｐ形）の拡散領域（ボディ領域）２が形成され、その拡散領域２の表面側に第１導電形（ｎ形）のソース領域３が形成されている。 - 特許庁

The surface-mounted diode 100d having the above structure can be designed such that it has large ESD resistance by suitably setting the diffusion depth and the surface impurity concentration of the n conduction type impurity diffusion region 12 and the p conduction type impurity diffusion region 13.例文帳に追加

上記の構造を有する表面型ダイオード１００ｄは、ｎ導電型不純物拡散領域１２およびｐ導電型不純物拡散領域１３の拡散深さや表面不純物濃度を適宜設定することで、大きなＥＳＤ耐量を持つように設計することができる。 - 特許庁

The magnetic memory of spin injection writing type comprises a memory cell 1 having a magnetoresistive effect element 3 whose one end is connected to a first node and a selective transistor 4 of which a first diffusion region is connected to the other end of the magnetoresistive effective element and the second diffusion region is connected to the second node.例文帳に追加

スピン注入書き込み型磁気記憶装置は、一端が第１ノードに接続される磁気抵抗効果素子３と、第１拡散領域が磁気抵抗効果素子の他端に接続され、第２拡散領域が第２ノードに接続される選択トランジスタ４とを有するメモリセル１を含む。 - 特許庁

The gate length of the gate elelctrode is not more than 30 nm, the distance between the impurity diffusion region and the gate electrode edge is not more than 10 nm, and a lateral distribution of an impurity concentration in the impurity diffusion region is not less than 1 order of magnitude/3 nm.例文帳に追加

前記ゲート電極のゲート長は３０ｎｍ以下であり、前記不純物拡散領域とゲート電極エッジとの距離は１０ｎｍ以下であり、前記不純物拡散領域における不純物濃度の横方向の分布は、１桁／３ｎｍ以上であることを特徴とする。 - 特許庁

With regard to two adjacent bit lines 1132, one bit line 1132 is connected electrically with one source/drain diffusion region 1107 on the same row while the other bit line 1132 is connected electrically with the other source/drain diffusion region 1107 on the same row.例文帳に追加

また、隣り合う２つのビット線１１３２に関して、一方のビット線１１３２は同一列のソース／ドレイン拡散領域１１０７の一方に電気的に接続する一方、他方のビット線１１３２はその同一列のソース／ドレイン拡散領域１１０７の他方に電気的に接続している。 - 特許庁

The outer layer part 35 is adjacent to the internal electrode 20a and has a diffusion region 37 with a compound including Mn and Si diffused, and the internal electrode 20a is adjacent to the outer layer part 35 and has a diffusion region 22 with an Ni-Mn alloy diffused therein.例文帳に追加

外層部３５は、内部電極２０ａに隣接すると共にＭｎとＳｉとを含む化合物が拡散された拡散領域３７を有し、内部電極２０ａは、外層部３５に隣接すると共にＮｉ—Ｍｎ合金が拡散された拡散領域２２を有している。 - 特許庁

This semiconductor device 100 includes an MOSFET 110 having: a gate electrode 115 formed above a silicon substrate 101; and a first impurity diffusion region 103 and a second impurity diffusion region 105, formed in the silicon substrate 101 in different sides of the gate electrode 115.例文帳に追加

半導体装置１００は、シリコン基板１０１の上部に設けられたゲート電極１１５と、ゲート電極１１５の異なる側方においてシリコン基板１０１に設けられた第一不純物拡散領域１０３および第二不純物拡散領域１０５とを有するＭＯＳＦＥＴ１１０を含む。 - 特許庁

The gate wiring 105 has a dummy contact 105b, having a symmetrical shape to the contact 105a as holding the p-type impurity diffusion region 101, while having the dummy contact 105c, having the symmetrical shape to the contact 105a as holding the n-type impurity diffusion region 102.例文帳に追加

また、ゲート配線１０５は、Ｐ型不純物拡散領域１０１を挟んでコンタクト部１０５ａと対称な形状を有するダミーコンタクト部１０５ｂを有すると共に、Ｎ型不純物拡散領域１０２を挟んでコンタクト部１０５ａと対称な形状を有するダミーコンタクト部１０５ｃを有する。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 64 transferring charge generated by the photodiode 61 to a floating diffusion region 65 and a reset transistor 66 discharging charge in the floating diffusion region 65, are arranged.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１により生成された電荷を浮遊拡散領域６５に転送する転送ゲート６４と、浮遊拡散領域６５の電荷を排出するリセットトランジスタ６６とを少なくとも備える複数の単位画素５０が配列されている。 - 特許庁

Then, the high-concentration diffusion region 19 of a high breakdown MOS transistor is formed with the gate structure 6 and the second side wall 18 as a mask.例文帳に追加

そして、ゲート構造６及び第２のサイドウオール１８をマスクとして高耐圧ＭＯＳトランジスタの高濃度拡散領域１９を形成する。 - 特許庁

Then, as the length L of the STI region 5 is longer, the length d of the p^+ diffusion region 17 formed between the regions is made longer.例文帳に追加

そして、ＳＴＩ領域５の長さＬが長いほど、この領域間に形成されているＰ^＋拡散領域１７の長さｄを長くする。 - 特許庁

A pn junction which is to be a light reception region is formed between the first diffusion region and the region of the first conductivity of a surface layer part.例文帳に追加

第１の拡散領域と表層部の第１の導電型の領域との間に、受光領域となるｐｎ接合が形成される。 - 特許庁

Therefore, there are no parasitic junction FETs in an epitaxial layer 33, set to be the drain region of a lower region in a P- type diffusion region 46.例文帳に追加

そのことで、Ｐ−型の拡散領域４６下部領域のドレイン領域となるエピタキシャル層３３には、寄生ジャンクションＦＥＴが無くなる。 - 特許庁

To solve the problem that a hard-to-remove compound is formed on a silicon semiconductor substrate when a diffusion region is formed using a liquid state impurity source.例文帳に追加

液状不純物源を使用して拡散領域を形成すると、除去し難い化合物がシリコン半導体基板上に形成される。 - 特許庁

An N-type region 60 is arranged in the P-type well 52 to reach the N-type layer 51 beneath the P-type diffusion region 38.例文帳に追加

Ｎ型領域６０が、Ｐ型拡散領域３８の下方においてＮ型層５１に到達するように、Ｐ型ウエル５２中に配置される。 - 特許庁

The MOSFET region 10 includes a p+ type diffusion region 5 provided in a p type base region 3 and having a first impurity concentration.例文帳に追加

ＭＯＳＦＥＴ領域１０は、ｐ型ベース領域３に設けられ第１の不純物濃度を有するｐ＋型拡散領域５を備える。 - 特許庁

Therefore, there are no parasitic junction FETs in an epitaxial layer 33 set to be the drain region of a lower region in a P- type diffusion region 44.例文帳に追加

そのことで、Ｐ−型の拡散領域４４下部領域のドレイン領域となるエピタキシャル層３３には、寄生ジャンクションＦＥＴが無くなる。 - 特許庁