「"diffusion region"」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

In a P channel MOS transistor having a P+ type source diffusion layer 22 and an N well region 12 both having an identical potential, for example, the source diffusion layer 22 and an N+ type substrate diffusion layer 23 of a diffusion region different in type from the layer 22 are formed on a surface of the N well region 12 at a location corresponding to the source region.例文帳に追加

たとえば、Ｐ^+ 型ソース拡散層２２とＮウェル領域１２とが同電位になるＰチャネルＭＯＳトランジスタにおいては、Ｎウェル領域１２の表面部のソース領域に対応する部位に、ソース拡散層２２と、ソース拡散層２２とは異種拡散領域となるＮ^+ 型基板拡散層２３とを形成する。 - 特許庁

The surface side of a base region 4, constituted of the well region 8 and a section interposed between the well region 8 and the collector region 6 in the element forming region 3a, is formed with a reconnection region 7 constituted of an n-type impurity diffusion region functioning as the reconnection center of the minority carriers in the base region 4.例文帳に追加

ウェル領域８と、素子形成領域３ａのうちウェル領域８とコレクタ領域６との間に介在する部分で構成されるベース領域４の表面側に、ベース領域４中の少数キャリアの再結合中心として働くｎ形の不純物拡散領域からなる再結合領域７を形成してある。 - 特許庁

Further, the substrate has, in the substrate, a first conductivity type source region 121 formed below the first upper surface, a second conductivity type drain region 121 formed below the second upper surface, and a second conductivity type lateral diffusion region 123 formed between the step lateral face S3 and the source region 121.例文帳に追加

さらに、基板内において、第１上面の下方に形成された第１導電型のソース領域１２１と、第２上面の下方に形成された第２導電型のドレイン領域１２２と、段差側面Ｓ３とソース領域１２２との間に形成された第２導電型の側方拡散領域１２３とを備える。 - 特許庁

A carbon layer (22) is offset to depart from a gate electrode (15), relative to the tip of a source/drain extension region (18) of a field effect transistor formed in a semiconductor substrate (11); and is positioned to enclose a source/drain impurity diffusion region, in sectional profile.例文帳に追加

半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。 - 特許庁

To enable control of the desired position of the concentration distribution peak values of rare earth element ions and adjustment of the luminous intensity of a light-emitting element, by keeping the rare earth element ions in a predetermined distribution conditions and moving the diffusion region of rare earth element ions in a substrate depthwise direction through heat treatment.例文帳に追加

熱処理によって、希土類元素イオンの分布状態を所定の分布状態に保持して基板の深さ方向に希土類元素イオンの拡散領域を移動させることで、希土類元素イオンの濃度分布ピーク値の位置を所望の位置に制御して発光素子の発光強度を調節することを可能とする。 - 特許庁

To provide a semiconductor device that stably exhibits a high reverse recovery withstand independently of the existence and nonexistence of the defects caused during the wafer process for manufacturing the semiconductor device, even if the semiconductor device is a pn-junction diode having a structure, in which an anode electrode is formed on an outer circumferential portion surface of a p-type anode diffusion region with an insulating film interposed.例文帳に追加

ｐ型アノード拡散領域の外周部表面に絶縁膜を介してアノード電極が設けられる構造を有するｐｎ接合ダイオードであっても、該ダイオードを製造する際のウエハプロセスに起因する欠陥の有無に依らず、安定的に高い逆回復耐量を有する半導体装置を提供すること。 - 特許庁

Accordingly, the pouring of a minority carrier from the p-gate diffusion region 33 into the n-type silicon substrate 31 is suppressed and the mount of remaining carrier is decreased whereby an excessive carrier remaining in the n-type silicon substrate 31 upon commutation reduces a chance to move toward a reverse channel side, thereby permitting the improvement of the commutation characteristics.例文帳に追加

したがって、Ｐゲート拡散領域３３からＮ型シリコン基板３１への少数キャリアの注入が抑制されて残存キャリア量が減少し、Ｎ型シリコン基板３１中に残存している転流時の過剰なキャリアが、逆チャンネル側への移動する機会を減少して転流特性の改善を図ることができる。 - 特許庁

To solve the problem that the voltage between a photoelectric conversion device and a floating diffusion region cannot sufficiently be secured when the power supply voltage of a device is reduced for saving power consumption and as a result the amount of saturated electric charges Qs is reduced because signal electric charges photoelectrically converted by the photoelectric conversion device and stored therein cannot completely be read.例文帳に追加

低消費電力化を図るためにデバイスの電源電圧を下げると、光電変換素子と浮遊拡散領域との間の電位差を十分に確保できなくなり、その結果、光電変換素子で光電変換されて蓄積された信号電荷を完全に読み出せなくなるため飽和電荷量Ｑｓが低下する。 - 特許庁

To provide a technology for shortening such a time as the resistance between main electrodes becomes the on resistance under steady state when transition is made from off state to on state in a semiconductor device having an impurity diffusion region of a conductivity type different from that of a drift layer within a range surrounding the footprint of a trench in the drift layer.例文帳に追加

ドリフト層内においてトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置の、オフ状態からオン状態に移行する際の主電極間の抵抗が定常状態のオン抵抗となる時間を短縮化する技術を提供する。 - 特許庁

The semiconductor image pickup element includes: a first conductivity-type semiconductor region 21 formed on a semiconductor substrate 30; a transfer gate 23 formed on the semiconductor substrate 30; a photodiode region 34 formed on the first conductivity-type semiconductor region 21; and a second conductivity-type floating diffusion region 31.例文帳に追加

半導体基体３０に形成された第１導電型の半導体領域２１と、半導体基体３０上に形成された転送ゲート２３と、第１導電型の半導体領域２１に形成されたフォトダイオード領域３４、及び、第２導電型のフローティングディフュージョン領域３１とを備える半導体撮像素子を構成する。 - 特許庁

On the outer periphery of isolated semiconductor elements constituting a low potential reference circuit LV and a high potential reference circuit HV, an n-type guard ring 42c, and the like, are formed, and a deep n-type diffusion region 42b having the same conductivity type as that of the n-type guard ring buried layer 42c is formed on the buried insulating film 2b side of an active layer 2c.例文帳に追加

低電位基準回路部ＬＶおよび高電位基準回路部ＨＶを構成する絶縁分離された半導体素子の外周に、ｎ型ガードリング４２ｃ等を形成すると共に、活性層２ｃの埋込絶縁膜２ｂ側にｎ型ガードリング埋込層４２ｃ等と同じ導電型の深いｎ型拡散領域４２ｂ等を形成する。 - 特許庁

A method for manufacturing the semiconductor device includes the steps of: forming a first layer 16a on the impurity diffusion region 22 in a semiconductor substrate by a selective epitaxial growth method; forming a second layer 18 on the first layer 16a by the selective epitaxial growth method; and filling a conductive material on the second layer 18 to form the contact plug 21.例文帳に追加

半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 - 特許庁

The image sensor further comprises a first conductivity-type first channel region aligned under the transfer gate in the substrate, a second conductivity-type second channel region located between the transfer gate and the first channel region in the substrate, and a floating diffusion region which is located in the substrate and is in electrical contact with the second channel region.例文帳に追加

イメージセンサーは、基板で、トランスファゲートの下にアラインされている第１導電型の第１チャンネル領域と、基板で、トランスファゲートと第１チャンネル領域との間に位置した第２導電型の第２チャンネル領域と、基板に位置し、第２チャンネル領域に電気的に接しているフローティング拡散領域とを更に含むイメージセンサーである。 - 特許庁

The nonvolatile memory cell comprises a gate electrode formed on a semiconductor layer through a gate insulation film, a channel region arranged under the gate electrode, a diffusion region arranged at both sides of the channel region and having a channel region and a reverse conduction type, and a memory function object having a function holding electric charges formed at the both sides of the gate electrode.例文帳に追加

不揮発性メモリセルは、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下に配置されたチャネル領域と、チャネル領域の両側に配置され、チャネル領域と逆導電型を有する拡散領域と、ゲート電極の両側に形成され、電荷を保持する機能を有するメモリ機能体とからなる。 - 特許庁

The imaging device (CMOS image sensor) includes a photodiode portion 4 having a photoelectric conversion function, a floating diffusion region 5 for converting a charge signal into a voltage, an electron multiplying portion 3b for multiplying (increasing) carriers generated by the photodiode portion 4, and a light shield film 26 formed so as to cover a surface of the multiplying portion 3b.例文帳に追加

この撮像装置（ＣＭＯＳイメージセンサ）は、光電変換機能を有するフォトダイオード部４と、電荷信号を電圧に変換するためのフローティングディフュージョン領域５と、フォトダイオード部４により生成されたキャリアを増倍（増加）するための電子増倍部３ｂと、電子増倍部３ｂの表面上を覆うように形成されている遮光膜２６とを備える。 - 特許庁

First and second gate electrodes 106 and 107 are formed on a semiconductor substrate 100, having first and second regions 102 and 103 defined thereon, impurities of a second conduction type are implanted into a surface layer part of the second region with the use of the second gate electrode as a mask for activation treatment and for forming a first impurity diffusion region 108.例文帳に追加

第１及び第２領域１０２，１０３が画定される半導体基板１００に第１のゲート電極１０６と第２のゲート電極１０７とを形成し、第２のゲート電極をマスクとして第２領域表層部に第２導電型不純物を注入し活性化処理を行い、第１の不純物拡散領域１０８を形成する。 - 特許庁

A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.例文帳に追加

半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁

The diffusion region 14 extends to a depth reaching the back face of an element region 31 from the front face of the element region 31 in body regions 6a, 16a between the emitter region 12 and the drift region 22, and divides the body region 6, 16 into a first region 6 in contact with the emitter region 12 and a second region 16 in contact with the drift region 22.例文帳に追加

拡散領域１４は、エミッタ領域１２とドリフト領域２２の間のボディ領域６ａ、１６ａ内において素子領域３１の表面から素子領域３１の裏面に達する深さまで伸びており、ボディ領域６、１６をエミッタ領域１２に接する第１領域６とドリフト領域２２に接する第２領域１６に分離している。 - 特許庁

It further comprises a plurality of transfer control elements Tr which are provided by a pair to a pair of adjoining photoelectric conversion regions, and change a potential barrier of optical generation charge transfer path between the storage well of a pair of photoelectric conversion regions and a corresponding floating diffusion region, to control transfer of optical generation charges.例文帳に追加

さらに隣り合う１組の光電変換領域毎に１組設けられ、１組の光電変換領域のそれぞれの蓄積ウェルと、対応するフローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、光発生電荷の転送を制御する複数の転送制御素子Ｔｒとを有する。 - 特許庁

In two adjoining memory cells 17m5, 17m6 which share a bit line 19m6, the same information is stored in two memory functional bodies m5r, m6l located in an opposite side through a gate electrode to two memory functional bodies m5l, m6r located above a diffusion region electrically connected to the bit line 19m6.例文帳に追加

ビット線１９ｍ６を共有する隣接した２つのメモリセル１７ｍ５、１７ｍ６において、前記ビット線１９ｍ６に電気的に接続された拡散領域の上方に位置する２つのメモリ機能体ｍ５ｌ、ｍ６ｒとはゲート電極を介して反対側に位置する２つのメモリ機能体ｍ５ｒ、ｍ６ｌに同じ情報が記憶されている。 - 特許庁

To provide a semiconductor device which comprises a first conductive type semiconductor layer, a polysilicon resistor formed via an insulating film on the semiconductor layer, and a second conductive type impurity diffusion region formed on a position which is the principal surface of the semiconductor layer and which corresponds to a portion under the polysilicon resistor, and which amplifies an analog RGB signal.例文帳に追加

第１導電型の半導体層と、前記半導体層上に絶縁膜を介して形成されたポリシリコン抵抗と、前記半導体層の主表面であって前記ポリシリコン抵抗の下部に対応する位置に形成された第２導電型の不純物拡散領域とを有する、アナログのＲＧＢ信号を増幅する半導体装置を提供する。 - 特許庁

The semiconductor device of one embodiment comprises a substrate having an element isolation region, a plurality of quadrangle active regions on the substrate, which are isolated by the element isolation region and each having an impurity diffusion region, and a large active region which is an assembly of the plurality of active regions having a contour shape including stepped portions.例文帳に追加

一実施の形態による半導体装置は、素子分離領域を有する基板と、前記素子分離領域に分離された、不純物拡散領域を有する前記基板上の複数の四角形の活性領域と、前記複数の活性領域の集合からなり、段差を含む輪郭形状を有する大活性領域とを有する。 - 特許庁

An LCD driver IC 14 (semiconductor device) comprises: a transistor element 31; an STI separation layer 32 for separating the transistor element 31 electrically; gate wiring 34 formed over the STI separation layer 32 and the diffusion region 43; and an insulation film 41 formed between the gate wiring 34 and the STI separation layer 32.例文帳に追加

ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、トランジスタ素子３１を電気的に分離するためのＳＴＩ分離層３２と、ＳＴＩ分離層３２及び拡散領域４３上に跨って形成されたゲート配線３４と、ゲート配線３４とＳＴＩ分離層３２との間に形成された絶縁膜４１とを有する。 - 特許庁

In the semiconductor integrated circuit apparatus, a drain D, a gate G, a source S, and a back gate BG in a high-concentration diffusion region are formed in this order, and an insulating gate field effect transistor having a drain output terminal pad is included.例文帳に追加

ドレインＤ、ゲートＧ、ソースＳ及び高濃度拡散領域のバックゲートＢＧが、この順序で形成され、ドレイン出力端子ｐａｄを有する絶縁ゲート電界効果型トランジスタを含む半導体集積回路装置において、バックゲート用に形成された前記高濃度拡散領域の一部分の、ドレイン出力端子ｐａｄが設けられた位置とは反対側のみに金属配線を設ける。 - 特許庁

The solid state imaging device includes a floating diffusion portion (FD portion) 114 to accumulate signal charges, and an output circuit 140 to output a signal corresponding to the signal charges of the FD portion, wherein a part of a gate electrode 124a of a first stage transistor 124 constituting the output circuit 140 is arranged so as to contact an impurity diffusion region 117 constituting the FD portion 114.例文帳に追加

固体撮像素子において、信号電荷を蓄積するフローティングディフージョン部（ＦＤ部）１１４と、該ＦＤ部の蓄積電荷に応じた信号を出力する出力回路１４０とを備え、該出力回路１４０を構成する初段トランジスタ１２４のゲート電極１２４ａを、その一部が、該ＦＤ部１１４を構成する不純物拡散領域１１７に接触するように配置した。 - 特許庁

The solar cell includes a semiconductor substrate of a first conductivity type, and a first conductivity type impurity diffusion region and a plurality of second conductivity type impurity diffusion regions, formed on one surface side of the semiconductor substrate, wherein adjacent second conductivity type impurity diffusion regions are at an interval of ≤400 μm.例文帳に追加

第１導電型の半導体基板と、半導体基板の一方の表面側に形成された第１導電型不純物拡散領域と第２導電型不純物拡散領域とを備えており、第２導電型不純物拡散領域を複数有し、隣り合う第２導電型不純物拡散領域の間隔が４００μｍ以下である太陽電池セルである。 - 特許庁

The imaging apparatus (CMOS image sensor) comprises: a p-type silicon substrate 10; a gate insulating film 11; three gate electrodes, that is, a transfer gate electrode 12, a multiplication gate electrode 13 and a read-out gate electrode 14; a photodiode portion (PD) 15; a floating diffusion region 16 made of an n-type impurity region; and an element isolation region 17.例文帳に追加

この撮像装置（ＣＭＯＳイメージセンサ）は、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。 - 特許庁

In an impurity concentration profile 10 in a silicon substrate after high concentration ions are injected, a region whose impurity concentration is higher than the specified value 12 is a passive region 14 where silicon crystals are made amorphous and are not diffused, and a region whose impurity concentration is lower than the specified value 12 is a crystal region or a diffusion region 16 where diffusion is occurred.例文帳に追加

高濃度イオン注入後のシリコン基板中の不純物濃度プロファイル１０において、指定濃度１２よりも高い不純物濃度からなる領域では、シリコン結晶がアモルファス化された拡散の行われない不動領域１４とし、指定濃度１２よりも低い濃度からなる領域が結晶領域として拡散の行われる拡散領域１６とする。 - 特許庁

This CMOS image sensor includes a semiconductor substrate in which an active region and an element isolation region are segmented, a photodiode region and a transistor region which are formed on the active region, a gate electrode formed on the transistor region and having first and second heights, and a diffusion region formed by implanting impurity ions into the photodiode region and the transistor region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、アクティブ領域に形成されたフォトダイオード領域とトランジスタ領域と、トランジスタ領域に形成された第１の高さと第２の高さを有するゲート電極と、フォトダイオード領域とトランジスタ領域に不純物イオンが注入されて形成された拡散領域と、を含むことを特徴とする。 - 特許庁

The semiconductor device includes: an MOS transistor whose drain region is an impurity diffusion region formed in the first region of the SOI substrate with an active layer insulated and separated from a support substrate by a buried oxide film and separated into a plurality of regions including the first and the second regions by a field oxide film having a thickness reaching the buried oxide film; and a first wiring layer.例文帳に追加

半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第１および第２の領域を含む複数の領域に分離された活性層を有するＳＯＩ基板の、第１の領域に形成された不純物拡散領域をドレイン領域とするＭＯＳトランジスタと、第１の配線層とを有する。 - 特許庁

The semiconductor device is equipped with a semiconductor substrate 1, gate electrodes 3, an impurity diffusion region 4, at least a wiring layer 6 formed through the intermediary of an interlayer insulating film 5, containing relay pins connected electrically to the gate electrodes 3, and an uppermost wiring layer 8 formed through the intermediary of an interlayer insulating film 7, containing wiring patterns which are electrically connected to the relay pins respectively.例文帳に追加

半導体基板１と、複数のゲート電極３と、不純物拡散領域４と、層間絶縁膜５を介して形成され、複数のゲート電極にそれぞれ電気的に接続された複数の中継ピンを含む少なくとも１層の配線層６と、層間絶縁膜７を介して形成され、複数の中継ピンにそれぞれ電気的に接続された複数の配線パターンを含む最上層の配線層８とを具備する。 - 特許庁

In a semiconductor storage device, having an element isolation film formed in a silicon substrate 101 and a plurality of semiconductor memory cells formed between the element isolation films, there are provided conductive films 116a, 116b which are formed on the plane of the silicon substrate 101, and connect a source diffusion region 112 of at least two semiconductor memory cells.例文帳に追加

シリコン基板１０１中に形成された素子分離膜と、素子分離膜の間に形成された複数の半導体メモリセルとを有する半導体記憶装置であって、シリコン基板１０１の面上に形成されると共に少なくとも二つの半導体メモリセルのソース拡散領域１１２を接続する導電性膜１１６ａ，１１６ｂを備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

The method comprises a process for forming a dummy gate on a semiconductor substrate, a process for forming a source/drain diffusion region by introducing impurities in the semiconductor substrate using the dummy gate as a mask, a process for forming an insulating film around the dummy gate, a process for forming an opening by removing the dummy gate, and a process for forming a gate electrode in the opening via a gate insulating film.例文帳に追加

半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。 - 特許庁