「"diffusion region"」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A resistance change portion 22 is formed between a part of surface region of the semiconductor substrate on the underside of the control electrode and the impurity diffusion region.例文帳に追加

抵抗変化部２２は、半導体基板の表層領域の、制御電極の下側の領域部分と不純物拡散領域との間に形成されている。 - 特許庁

Shallow trench 51 with narrow width is formed in a substrate 50 at a small pitch and an n diffusion region 60 which becomes a drift region is formed around the trench 51.例文帳に追加

基板５０に浅く幅の狭いトレンチ５１を小さいピッチで形成し、トレンチ５１の周囲にドリフト領域となるｎ拡散領域６０を形成する。 - 特許庁

The N+ semiconductor region 12 is formed in a region from one main surface of a semiconductor layer 100 to the lower part 3a of the p-type diffusion region 3.例文帳に追加

ｎ^+半導体領域１２は半導体層１００の一方主面からｐ型拡散領域３の下部３ａに至る領域に形成する。 - 特許庁

A contact hole is formed in this interlayer insulation film 17 so as to form a contact which reaches a source/drain diffusion region 11 and a gate electrode 14.例文帳に追加

ソース・ドレイン拡散領域１１及びゲート電極１４に達するコンタクトを形成するため、この層間絶縁膜１７にコンタクトホールが形成される。 - 特許庁

To provide a method for effectively etching the insulating film formed on a substrate when forming a diffusion region in the semiconductor substrate.例文帳に追加

半導体基板中に拡散領域を形成する場合において、基板上に形成された絶縁膜のエッチング処理を効率良く行う方法を提供する。 - 特許庁

A P-type push-in diffusion region 440 higher in concentration than a semiconductor layer 200 is formed from the surface to the bottom face of the semiconductor layer 200.例文帳に追加

半導体層２００よりも高濃度のＰ型の押込拡散領域４４０は、半導体層２００の表層から底面まで設けられている。 - 特許庁

To provide a method of manufacturing a semiconductor apparatus which forms a minute impurity diffusion region, and to provide the semiconductor apparatus and a solid-state imaging apparatus.例文帳に追加

微細な不純物拡散領域を形成することが可能な半導体装置の製造方法、半導体装置、及び、固体撮像装置を提供する。 - 特許庁

Furthermore, the conventional source/drain diffusion region can be replaced by including the formation of the electrical junction by impressing the voltage to the sub gate.例文帳に追加

さらに、本発明はサブゲートに電圧を印加することにより電気接合の形成を誘起し、従来のソース／ドレイン拡張領域を置換することができる。 - 特許庁

Polysilicon film 29 that becomes a gate electrode 24 and a sidewall 26 of polysilicon, which becomes a diffusion region, are formed by one pattern as a plurality of FETs.例文帳に追加

ゲート電極２４となるポリシリコン膜２９と拡散領域となるポリシリコンのサイドウォール２６とを、複数のＦＥＴ分として一つのパターンで形成する。 - 特許庁

Thus, the element of a larger atomic radius compared to Si of In can be set to impurity forming the impurity diffusion region in the semiconductor substrate.例文帳に追加

Ｉｎ等のＳｉに比較して原子半径の大きい元素を半導体基板中の不純物拡散領域を形成する不純物とすることができる。 - 特許庁

A shallow n-type low-concentration impurity diffusion region EX1 is formed in the semiconductor substrate 1S right below the auxiliary gate electrodes AG1, AG2.例文帳に追加

補助ゲート電極ＡＧ１、ＡＧ２の直下にある半導体基板１Ｓ内には浅いｎ型低濃度不純物拡散領域ＥＸ１が形成されている。 - 特許庁

A semiconductor integrated circuit device contains a second conductivity-type first diffusion region tub formed on the surface of a first conductivity-type semiconductor substrate sub.例文帳に追加

半導体集積回路装置は、第１導電型の半導体基板ｓｕｂの表面に形成された第２導電型の第１拡散領域ｔｕｂを含む。 - 特許庁

A contact 18 is provided on the drain region 14, contacts 19, 21 are provided on the n^+-type diffusion region 15, and further the contact 21 is connected to a pad.例文帳に追加

そして、ドレイン領域１４上にコンタクト１８を設け、ｎ^＋型拡散領域１５上にコンタクト１９及び２１を設け、コンタクト２１はパッドに接続する。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of restricting variations of characteristics caused by a junction depth and having an extremely shallow impurity diffusion region.例文帳に追加

接合深さに起因する特性のバラツキを抑制可能な、極浅不純物拡散領域を有する半導体装置の製造方法を提供する。 - 特許庁

The reset transistor comprises a floating diffusion region for detecting charges, a junction region for discharging the charges, a gate for controlling transfer of charges from the floating diffusion region to the junction region by receiving a reset signal, and a potential well integrated with the lower portion of the gate.例文帳に追加

本発明のリセットトランジスタは、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。 - 特許庁

The semiconductor-on-insulator type transistor comprises (a) an insulating layer, (b) a semiconductor material layer on the insulating layer, (c) a transistor gate provided in the semiconductor material layer, and (d) a vertical, outer source/drain diffusion region and a vertical, inner diffusion-region, provided in the semiconductor material layer operationally adjacent to the transistor gate.例文帳に追加

セミコンダクタ・オン・インシュレータ型トランジスタは、ａ）絶縁層、ｂ）絶縁層上の半導体物質の層、ｃ）半導体物質層内に設けられたトランジスタゲート、ｄ）トランジスタゲートに動作上近接して半導体物質層内に設けられた上下方向外側ソース／ドレイン拡散領域及び上下方向内側拡散領域とからなる。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

A CMOS image sensor has a plurality of unit charges including a photodiode, a memory part, a floating diffusion region, a first transfer gate for controlling the potential of an TRX barrier and the potential of the memory part and transferring charges from the photodiode to the memory part, and a second transfer gate for transferring the charges from the memory part to the floating diffusion region.例文帳に追加

ＣＭＯＳイメージセンサは、フォトダイオードと、メモリ部と、浮遊拡散領域と、ＴＲＸバリアの電位およびメモリ部の電位を制御して、フォトダイオードからメモリ部に電荷を転送する第１転送ゲートと、メモリ部から浮遊拡散領域に電荷を転送する第２転送ゲートを備える複数の単位電荷を有する。 - 特許庁

When erasing information in the non-volatile semiconductor memory device, the semiconductor substrate 1 is made to be in a floating state, and a voltage having a first polarity is applied to the first diffusion region 2 or the second diffusion region 3, and a pulsing voltage having a second polarity which is the opposite polarity of the first polarity is applied to the gate electrode 7.例文帳に追加

不揮発性半導体記憶装置の消去時は、半導体基板１をフローティングの状態とし、第１の拡散領域２または第２の拡散領域３に第１の極性を持つ電圧を印加し、ゲート電極７に第１の極性とは逆の極性である第２の極性を持つパルス状の電圧を印加する。 - 特許庁

The semiconductor device comprises an impurity diffusion region 105 and a gate electrode 104 formed on a semiconductor substrate 101, a silicide layer 106 formed on the impurity diffusion region 105 and the gate electrode 104, and a first etching stop film 110 formed on the silicide layer 106.例文帳に追加

半導体装置は、半導体基板１０１上に形成されたゲート電極１０４および不純物拡散領域１０５と、ゲート電極１４および不純物拡散領域１０５の上に形成されたシリサイド層１０６と、シリサイド層１０６上に形成された第１のエッチングストップ膜１１０とを備えている。 - 特許庁

The surface of the n-type silicon well region 11 wherein the impurity diffusion regions 12, 13 are formed is covered with a layer insulation film 15, and a metallic wiring layer 21 extended to a boundary line of the n-type impurity diffusion region 13 is formed thereon and is electrically connected to the p-type impurity diffusion region 12.例文帳に追加

不純物拡散領域１２，１３が形成されたＮ型シリコンウエル領域１１の表面を層間絶縁膜１５で覆い、この上にＮ型不純物拡散領域１３の境界線まで広げたメタル配線層２１を形成し、これをＰ型不純物拡散領域１２に電気的に接続する。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

An LCD driver IC 14 comprises: a transistor element 31; an STI separation layer 32 for separating the transistor element 31 and the like electrically; a diffusion region 43 formed adjacent to the STI separation layer 32; an insulation film 41 formed on the diffusion region 43; and a resistive element 34 formed on the insulation film 41.例文帳に追加

ＬＣＤドライバＩＣ１４は、トランジスタ素子３１と、トランジスタ素子３１などを電気的に分離するためのＳＴＩ分離層３２と、ＳＴＩ分離層３２に隣接して形成された拡散領域４３と、拡散領域４３上に形成された絶縁膜４１と、絶縁膜４１上に形成された抵抗素子３４とを有する。 - 特許庁

In addition, in a case a diffusion region 30 of S-shape is formed by using an ultrasonic processing horn in which a plurality of processing dots are arranged in matrix shape, the bending dots 32 are not always located in the outer periphery of the diffusion region 30, thereby, an effect of installing the groove part 34 is great.例文帳に追加

加えて、複数の加工ドットがマトリックス状に配置された超音波加工用ホーンを用いてＳ字形状の拡散領域３０を形成するような場合には、拡散領域３０の外縁に屈曲ドット３２が常に位置するとは限らないため、溝部３４を設けることによる効果が大きい。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 62 transferring charge accumulated in the photodiode 61 to a floating diffusion region 63 and a reset transistor 64 resetting charge in the floating diffusion region 63, are arranged in a matrix in a plane.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。 - 特許庁

A manufacturing method comprises the steps of forming a diffusion region 16 of rare earth element ions, having a predetermined distribution in a substrate 11, and keeping rare earth element ions in a state of predetermined distribution and making the diffusion region 16 of rare earth element ions move, in the depthwise direction of the substrate 11 through heat treatment.例文帳に追加

基板１１中に所定の分布を有する希土類元素イオンの拡散領域１６を形成する工程と、熱処理によって希土類元素イオンの分布状態を所定の分布状態に保持して基板１１の深さ方向に希土類元素イオンの拡散領域１６を移動させる工程とを備えた製造方法である。 - 特許庁

In addition, in such a case in which an S-shaped diffusion region 30 is formed with the use of an ultrasonic machining horn with a plurality of machining dots arranged in matrix shape, the bending dots 32 are not always positioned at an outer edge of the diffusion region 30, so that an effect of providing the groove part 34 is great.例文帳に追加

加えて、複数の加工ドットがマトリックス状に配置された超音波加工用ホーンを用いてＳ字形状の拡散領域３０を形成するような場合には、拡散領域３０の外縁に屈曲ドット３２が常に位置するとは限らないため、溝部３４を設けることによる効果が大きい。 - 特許庁

In a region RB, a P-type well 4a to be a base B, an N+ diffusion region 15a to be an emitter E, and a bottom N-type well 6 to be a collector C are formed.例文帳に追加

領域ＲＢには、ベースＢとなるＰ型ウェル４ａ、エミッタＥとなるＮ＋拡散領域１５ａおよびコレクタＣとなるボトムＮ型ウェル６が形成されている。 - 特許庁

The second well is arranged adjoining the first well, has a prescribed insulation region in the internal section and has a second conductivity-type diffusion region outside the insulation region.例文帳に追加

第２ウェルは、前記第１ウェルに隣接して配置され、内部に所定の絶縁領域を備え、前記絶縁領域の外部には第２導電型拡散領域を備える。 - 特許庁

To estimate variation in mobility in a transistor originated from mechanical stress when a plurality of gates are arranged in parallel in a same diffusion region.例文帳に追加

複数のゲートが同一の拡散領域内に並列に配置されている場合において、トランジスタにおける、機械的応力による移動度の変動を見積もることを目的とする。 - 特許庁

To obtain a semiconductor device having a static protection element in which static damage is reduced by avoiding concentration of current to the vicinity of surface of an impurity diffusion region.例文帳に追加

静電保護用素子を有する半導体装置において、不純物拡散領域の表面近傍における電流集中を回避して静電破壊を起こり難くする。 - 特許庁

A source pad 17a and a p-type diffusion region 25 adjacent to the connection portion of the filed plate 19 and the floating limiter ring 20 have notches 17b, 25a.例文帳に追加

フィールドプレート１９とフローティングリミッティングリング２０との接続部分に隣接するソースパッド１７ａ及びＰ形拡散領域２５は、切欠部１７ｂ、２５ａを有する。 - 特許庁

An impurity diffusion region 24F in an outermost end is cut to a plurality of division diffusion regions 26A, 26B, 26C in a gate width wise direction 40 of a gate electrode.例文帳に追加

最端部の不純物拡散領域２４Ｆは、ゲート電極のゲート幅方向４０で複数の分割拡散領域２６Ａ，２６Ｂ，２６Ｃに分断されている。 - 特許庁

The solid state imaging device includes a plurality of modulation transistors Tm which output a pixel signal according to the optical generation charge held to a floating diffusion region.例文帳に追加

本発明の固体撮像装置は、フローティングディフュージョン領域に保持された光発生電荷に応じた画素信号を出力する複数の変調トランジスタＴｍを有する。 - 特許庁

On the surface of the first diffusion region, a shielding layer is arranged so as to surround the first metal silicide film while being away from the edge of the first metal silicide film.例文帳に追加

第１の拡散領域の表面において、第１の金属シリサイド膜の縁から離れて、第１の金属シリサイド膜を取り囲むようにシールド層が配置されている。 - 特許庁

The cluster ions implanted in the FIN type semiconductor portion 10 are activated thereafter to form a diffusion region that constitutes parts of a source region and a drain region.例文帳に追加

その後、ＦＩＮ状の半導体部１０に注入されたクラスタイオンを活性化して、ソース領域およびドレイン領域の一部を構成する拡散領域を形成する。 - 特許庁

The solid-state imaging device has a floating diffusion region FD of the second conductivity type formed in a region isolated by the element isolation region 28 in the first semiconductor region.例文帳に追加

第１の半導体領域の素子分離領域２８で分離された領域内に形成された第２導電型のフローティングディフージョン領域ＦＤを有する。 - 特許庁

A 1poly type memory cell 10 has a pair of source-drain region 11, a floating gate electrode layer 13, and an impurity diffusion region 14 for control gate.例文帳に追加

１ｐｏｌｙ型メモリセル１０は、１対のソース／ドレイン領域１１と、フローティングゲート電極層１３と、コントロールゲート用不純物拡散領域１４とを有している。 - 特許庁

In a region 15C to form a pn-junction therein, a resist 9B is formed on a p-type diffusion region 8D into which B (boron) ions of a first dosing amount are implanted.例文帳に追加

ｐｎ接合が形成される領域１５Ｃにおいて、第１のドーズ量のＢ（ボロン）がイオン注入されたｐ型拡散領域８Ｄ上にレジスト９Ｂが形成される。 - 特許庁

A first impurity diffusion region 33 is formed to the notch 19A of the narrow region 32 in a part of a layer other than the contact layer 19 of a semiconductor multilayer structure 10A.例文帳に追加

半導体積層構造１０Ａのコンタクト層１９以外の層の一部には、狭領域３２の切込み１９Ａに、第１不純物拡散領域３３を形成する。 - 特許庁

To provide a semiconductor device capable of forming an impurity low-density diffusion region close to a gate electrode in a second region, and to provide a method for manufacturing the semiconductor device.例文帳に追加

第２領域において不純物低密度拡散領域をゲート電極に近接して形成することができる半導体装置、及びその製造方法を得る。 - 特許庁

In this way, a resonance circuit is formed with parasitic capacitance, which is provided between the P-type substrate 1, the p^+ diffusion region 3 and the shunt circuit 4, and an inductance of the shunt circuit 4.例文帳に追加

そして、Ｐ型基板１及びｐ^＋拡散領域３とシャント配線４との間の寄生容量と、シャント配線４のインダクタンスとにより、共振回路を形成する。 - 特許庁

Consequently, the N+ diffusion region 49 and N+ additional embedded layer 45 are connected surely together to lower the collector-emitter saturation voltage of the NPN transistor 31.例文帳に追加

そのことで、Ｎ^+型拡散領域４９とＮ^+型付加埋め込み層４５とは確実に連結され、ＮＰＮトランジスタ３１におけるコレクタ−エミッタ間飽和電圧が低減される。 - 特許庁

Further, a LDD spacer 540 is formed on the side wall of the select gate 506, and a drain diffusion region has a LDD structure with a HALO region 536.例文帳に追加

更には選択ゲート５０６の側壁にＬＤＤスペーサ５４０が形成され、ドレイン拡散領域はＨＡＬＯ領域５３６を有するＬＤＤ構造となっている。 - 特許庁

An N type buffer region 12 containing a relatively high concentration of arsenic via an anti-diffusion region 22 and having a relatively small thickness is formed on the collector region 11.例文帳に追加

コレクタ領域１１の上には、拡散防止領域２２を介して、ヒ素を比較的高濃度で含み、比較的厚みの薄いＮ型バッファ領域１２が形成されている。 - 特許庁