「PN junction」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a light-emitting diode having an improved electrostatic withstand voltage that is a pn-junction-type compound semiconductor light-emitting diode, has improved extraction efficiency of emission to the outside, and can prevent the short-circuiting circulation of the element drive current between electrodes.例文帳に追加

ｐｎ接合型化合物半導体発光ダイオードにあって、、発光の外部への取り出し効率に優れ、且つ、電極間の素子駆動電流の短絡的な流通を防止できる、静電耐圧の向上した発光ダイオードを提供する。 - 特許庁

A bias voltage adjusting circuit 5 applies a bias voltage V3 to a semiconductor land 12, which forms a pn junction with the semiconductor layer 11, in correspondence to the detection signal output from the operational amplifier 3 so as to compensate the resistance value of the trimming resistance Rt.例文帳に追加

バイアス電圧調整回路５はオペアンプ３が出力する検出信号に応じて、半導体層１１との間でＰＮ接合を形成する半導体の島１２にバイアス電圧Ｖ３を印加して、トリミング抵抗Ｒｔの抵抗値を補正する。 - 特許庁

To solve the problem of conventional vertical resonator type light emitting element with a high-resistance semiconductor for current constriction, which has large additional capacity resulting from a pn junction at the peripheral part of a light emission area and the problem of its difficulty to drive the element at a high speed.例文帳に追加

従来の高抵抗半導体を電流狭窄に用いた垂直共振器型半導体発光素子は、発光領域周辺部におけるｐｎ接合などによる付加的な容量が大きく、素子の高速動作が困難である。 - 特許庁

This causes a depletion layer at a PN junction between p^+-type deep layer 9 and an n^-type drift layer 2 to greatly extend toward the n^-type drift layer 2, which makes it difficult for a high voltage generated as a result of the effect of a drain voltage to enter a gate oxide film 6.例文帳に追加

これにより、ｐ^+型ディープ層９とｎ^-型ドリフト層２とのＰＮ接合部での空乏層がｎ^-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜６に入り込み難くなる。 - 特許庁

A conductive region 15 is provided between the collector electrode 10 and the gate electrode 8 closest to it to a position deeper than the pn junction surface of a base region 4 and a drift region 3, potential is made to float and it is turned to a field plate.例文帳に追加

コレクタ電極１０とこれに最も近いゲート電極８との間に、ベース領域４とドリフト領域３とのＰＮ接合面よりも深い位置まで、導電性領域１５を設け、その電位をフローティングにしてフィールドプレートとする。 - 特許庁

The device is provided with structures 13 which become resistance components when avalanche current flows in a sub-area if an area where current density is uniform is set to be a main area, and an area where it is not uniform to be the sub-area at the time of forward conduction along pn junction.例文帳に追加

ｐｎ接合に沿って順方向通電の際に、電流密度が均等な領域をメインエリアとし、不均等な領域をサブエリアとした場合に、サブエリア内にアバランシェ電流が流れた際に抵抗成分となる構造１３を設ける。 - 特許庁

The pn-junction generated by the two-dimensional electron gas generated at the interface between the undoped AlGaN layer 104 and the undoped GaN layer and by the p-type GaN layer 105 is formed at a gate region to be capable of enlarging the gate voltage.例文帳に追加

アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 - 特許庁

To provide a photoelectric conversion function element having high strength and emitting light stably by employing a compound semiconductor crystal substrate of group 12(2B) and 16(6B) elements and forming a pn junction by thermal diffusion.例文帳に追加

周期表第１２（２Ｂ）族元素及び第１６（６Ｂ）族元素からなる化合物半導体結晶基板を用い、熱拡散によりｐｎ接合を形成し、強度が高く、かつ安定した光を発光する光電変換機能素子を提供する。 - 特許庁

In the protection film 20, a p-type semiconductor layer 21 and an n-type semiconductor layer 22 are laminated in this order from a side of the magnet element assembly 10, and a pn junction is formed between the p-type semiconductor layer 21 and the n-type semiconductor layer 22.例文帳に追加

保護膜２０はｐ型半導体層２１とｎ型半導体層２２とを磁石素体１０の側からこの順に積層しており、ｐ型半導体層２１とｎ型半導体層２２との間にはｐｎ接合が形成されている。 - 特許庁

To provide a semiconductor radiation detector that uses a surface-barrier type or pn junction type InSb single crystal, which has small leakage current at a temperature of 10K or higher, has few electron or hole trappings, and has large amount of charge formation.例文帳に追加

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。 - 特許庁

The solar cell manufacturing method is composed by including a step for crystallizing a hydrogenated amorphous silicon film 16 by heat treatment after forming the hydrogenated amorphous silicon film 16 on a semiconductor substrate already formed with a PN junction.例文帳に追加

ＰＮ接合が形成された後の半導体基板に水素化アモルファスシリコン膜１６を形成し、そのあと熱処理によって水素化アモルファスシリコン膜１６を結晶化させる工程を含んで構成される太陽電池セルの製造方法とする。 - 特許庁

Under a state where the elements 3, 4 are bonded to the metal electrodes 5 formed on the substrate through a bonding layer, pairs of PN junction are formed through the metal electrodes 5 and connected in series.例文帳に追加

各エレメント３、４は基板に形成された金属電極５に接合層を介して固着された状態において該金属電極５を介してＰＮ接合対が形成されるとともにこれらＰＮ接合対が直列につながれるようになっている。 - 特許庁

The semiconductor base body 1 includes a first slope 4a formed continuous to the first surface 1c and formed to incline against the extending direction of the pn junction surface 7, and an end surface 4b continued to the first slope 4a.例文帳に追加

半導体基体１は、第１表面１ｃに連続して形成され、ｐｎ接合面７の延びる方向に対して傾斜するように形成されている第１傾斜面４ａと、第１傾斜面４ａに連続する端面４ｂとを有する。 - 特許庁

The solid-state image-sensing device comprises a pn-junction sensor part 111, a device isolation layer for trench isolation for isolating the sensor part into pixels, and a semiconductor region formed protruding from the device isolation layer toward the sensor part and having a conductivity type opposite to that of a charge accumulation region of the sensor part.例文帳に追加

固体撮像装置は、ｐｎ接合型のセンサ部と、センサ部を画素分離するトレンチ分離による素子分離層と、素子分離層からセンサ部側に張出して形成されたセンサ部の電荷蓄積領域とは逆導電型の半導体領域とを有する。 - 特許庁

A control electrode 40 of the MOS type field effect transistor includes first conductive type electrode portions 42, 45 and 48, a second conductive type electrode portion 46, and a pn junction 49 between the first conductive type electrode portions and the second conductive type electrode portion.例文帳に追加

ＭＯＳ型電界効果トランジスタの制御電極４０は、第１導電型の電極部４２、４５及び４８と、第２導電型の電極部４６と、第１導電型の電極部及び第２導電型の電極部の間にｐｎ接合４９とを有している。 - 特許庁

A depletion layer becomes large due to the pn-junction between the impurity-concentration regions, so that a variation in the width of the depletion layer by the control of the reverse bias voltage can be made large to increase a variation in electrostatic capacitance, thereby providing a large variable capacitance ratio.例文帳に追加

低不純物濃度同士のｐｎ接合により、空乏層が大きくなるので、逆バイアス電圧の制御による空乏層の幅の変化を大きくすることができ、これによって静電容量の変化が大きくなって、可変容量比が大きくなる。 - 特許庁

Interval of the P+ type silicon regions 15 is set such that a substantially integrated depletion layer is formed by a PN junction which is formed between the N type silicon region 12 and the P+ type silicon region 15 upon application of a reverse voltage.例文帳に追加

ここで、Ｐ^＋形シリコン領域１５同士の間隔は、逆方向電圧の印加時にＮ形シリコン領域１２とＰ^＋形シリコン領域１５との間に形成されるＰＮ接合により、実質的に一体化した空乏層が形成されるように構成されている。 - 特許庁

An electrode is formed by baking on a semiconductor substrate with a PN junction, then the electrode is dipped into a resin-containing organic solvent or a resin-containing organic solvent is applied on the surface of the electrode, and the assembly is subjected to a thermal treatment for the formation of a solar cell.例文帳に追加

ｐｎ接合を有する半導体基板上に焼成により電極を形成後、樹脂を含んだ有機溶剤に該電極を浸漬するか、または樹脂を含んだ有機溶剤を該電極表面に塗布した後に加熱処理を施して太陽電池を製造する。 - 特許庁

A thermoelectric element comprises P type elements 3 made of a P type thermoelectric material, N type elements 4 made of an N type thermoelectric material, and two substrates 2 having metal electrodes 5 which can form pairs of PN junction by bonding these different kinds of element 3, 4 in pair.例文帳に追加

Ｐ型熱電材料からなるＰ型エレメント３と、Ｎ型熱電材料からなるＮ型エレメント４と、これら異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する２枚の基板２等、から構成されている。 - 特許庁

At the time of Zener zapping, a high voltage is applied to a cathode, i.e., the emitter, with respect to an anode i.e., the base in order to break down pn junction of the outer base region 6 and the emitter region 7 thus short-circuiting the cathode and anode by forming a filament 12.例文帳に追加

ツェナーザッピングを行う際には、エミッタをカソードとし、ベースをアノードとして、アノードに対してカソードに高電圧を印加することにより、外部ベース領域６とエミッタ領域７とのｐｎ接合を破壊し、フィラメント１２を形成してカソード・アノード間を短絡する。 - 特許庁

When the internal power voltage VDD of rectifier circuit 2 stops supply, the leak of charge accumulated in the capacitance element 8 can be prevented, since it becomes reverse bias by PN junction formed of a drain and an N-WELL of the transistor.例文帳に追加

整流回路２の内部電源電圧ＶＤＤが供給停止となった際、トランジスタのドレインとＮ−ＷＥＬＬによって形成されたＰＮ接合によって逆方向バイアスとなるので、静電容量素子８に蓄積された電荷のリークを防止することができる。 - 特許庁

As a result, each semiconductor region has a plurality of uneven shapes aligned in the extension direction D1, the Zener diode has a perimeter length not only in the horizontal direction D1 but also a vertical one D3, and pn junction area in the Zener diode is increased.例文帳に追加

このため、各半導体領域は延在方向Ｄ１に配列した複数の凹凸形状を有することになり、ツェナーダイオードは横方向Ｄ１のみならず縦方向Ｄ３にも周囲長を有し、ツェナーダイオード内のｐｎ接合面積が増大する。 - 特許庁

By the negative bias, positive holes are distributed unevenly in an n^+-type embedded region 3 and an n-type semiconductor layer 4 close to the trench insulation film 5, so that the center of the flow of electrons is shifted not only to the center of a pn junction but also to the side of the trench insulation film 5.例文帳に追加

この負バイアスにより、トレンチ絶縁膜５に近いｎ＋型埋め込み領域３及びｎ型半導体層４内に正孔が偏在し、これにより電子の流れの中心はｐｎ接合の中心だけではなく、トレンチ絶縁膜５側にシフトする。 - 特許庁

After that, a mesa groove 8 is formed by etching the P-type semiconductor layer 3, a PN junction JC, the N-type semiconductor layer 2 and a partial thickness of the semiconductor substrate 1 so that a width of the mesa groove grows from a surface of the P-type semiconductor layer 3 toward the semiconductor substrate 1.例文帳に追加

その後、Ｐ型半導体層３の表面から、ＰＮ接合部ＪＣ、Ｎ−型半導体層２、半導体基板１の厚さ方向の途中にかけてエッチングし、半導体基板１に近づくに従って幅が大きくなるメサ溝８を形成する。 - 特許庁

The use of a pn junction formula on the pnp transistors Q1, Q2 yields, as an inverse proportion relation, characteristics between an input voltage VIN to the non-inverting input terminal of an operational amplifier OPAamp and the collector current Ib of the pnp transistor Q2.例文帳に追加

ｐｎｐトランジスタＱ１，Ｑ２に関するｐｎジャンクションの式を利用して、演算増幅器ＯＰＡｍｐの非反転入力端子への入力電圧ＶＩＮとｐｎｐトランジスタＱ２のコレクタ電流Ｉｂとの間の特性を反比例関係とすることができる。 - 特許庁

A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。 - 特許庁

To form an alignment mark for mask matching which is utilized when forming a MOSFET etc. in forming a trench at a first conductive semiconductor layer and epitaxially growing a second conductive semiconductor layer in it for forming a parallel pn junction structure.例文帳に追加

第１導電型半導体層にトレンチを形成し、その中に第２導電型半導体層をエピタキシャル成長させて並列ｐｎ接合構造を形成する際に、ＭＯＳＦＥＴ等の形成時に利用されるマスク合わせ用のアライメントマークを形成すること。 - 特許庁

To form an alignment mark for mask registration which is utilized when forming a MOSFET etc. in forming a trench on a first conductivity type semiconductor layer and epitaxially growing a second conductivity type semiconductor layer in it to form a parallel pn junction structure.例文帳に追加

第１導電型半導体層にトレンチを形成し、その中に第２導電型半導体層をエピタキシャル成長させて並列ｐｎ接合構造を形成する際に、ＭＯＳＦＥＴ等の形成時に利用されるマスク合わせ用のアライメントマークを形成すること。 - 特許庁

A gate line 7 is formed of a semiconductor material different from that of the channel layer 3 and making a PN junction with the channel layer 3 (a semiconductor material mainly composed of polysilicon) and the need for forming a gate diffusion layer by ion implantation is eliminated.例文帳に追加

ゲート配線７は、チャネル層３にＰＮ接合するチャネル層３とは異種の半導体材料（ここではポリシリコンを主成分とした半導体材料）によって形成されており、イオン注入によるゲート拡散層の形成を不要とした構成である。 - 特許庁

The photodiode is formed in a semiconductor substrate, and the PN junction includes a portion which extends in the direction inclining with respect to the depth direction of the semiconductor substrate, and a portion which extends below at least one of a plurality of pixel transistors formed in the semiconductor substrate.例文帳に追加

半導体基板内にフォトダイオードが形成され、ＰＮ接合部が半導体基板の深さ方向に対して傾斜する方向に延在する部分と、半導体基板に形成される複数の画素トランジスタの少なくとも１つの下方に延在する部分とを含む。 - 特許庁

A photoelectric conversion device comprises: a first semiconductor layer having a compound semiconductor containing a group I element, a group III element, and a group VI element; and a second semiconductor layer that is disposed on the first semiconductor layer and forms a pn junction with the first semiconductor layer.例文帳に追加

Ｉ族元素、III族元素およびVI族元素を含む化合物半導体を有する第１の半導体層と、該第１の半導体層上に配置された、該第１の半導体層とともにｐｎ接合を形成する第２の半導体層とを備えている。 - 特許庁

In a method of manufacturing a compound semiconductor epitaxial substrate having a pn junction by a selective growth method, the manufacturing method of the compound semiconductor epitaxial substrate uses a source substrate with the mean value of residual strain of 1.0×10^-5 or below.例文帳に追加

ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０^-5以下である元基板を用いることを特徴とする化合物半導体エピタキシャル基板の製造方法。 - 特許庁

The variable-resistance nonvolatile memory element can memorize information with the resistance change by the application of electrical stress, and consists of at least an electrode 2 formed on a substrate 1 and an oxide pn junction formed on the electrode 2.例文帳に追加

電気的ストレスの印加によって電気抵抗が変化することで情報を記憶可能な抵抗変化型不揮発性メモリ素子であって、基板１上に形成された電極２と、電極２上に形成された酸化物ｐｎ接合を少なくとも備えてなる。 - 特許庁

To provide a polishing device capable of preventing oxidation on a wafer surface after a polishing process and preventing the occurrence of a photoelectromotive force in a pn junction beneath the wafer surface to prevent the adsorption of different kinds of molecules or particles.例文帳に追加

研磨加工後のウエーハ表面の酸化を防止することが可能な研磨装置、並びにウエーハ表面下のｐｎ接合部において光起電力の発生を防止して異種分子の吸着やパーティクル吸着を予防することが可能な研磨装置を提供する。 - 特許庁

The current flowing between the active layer 6 including an pn junction interface and the n-type GaAs substrate 1 is suppressed by making the conductivity type of an underlying heterobarrier layer 5 same as that of a part abutting on the underlying heterobarrier layer 5 of the active layer 6.例文帳に追加

さらに、下ヘテロ障壁層５の導電型を活性層６の下ヘテロ障壁層５に接する部分の導電型と同一にしてｐｎ接合界面を含む活性層６とｎ型ＧａＡｓ基板１との間に流れる電流を抑えるようにした。 - 特許庁

A pn junction is formed in the gate electrode region generated by two dimensional electron gas generated in the interface between the undope AlGaN layer 604 and the undope GaN layer 603, and by the first p-type AlGaN layer 605 and the second p-type AlGaN layer 607.例文帳に追加

アンドープＡｌＧａＮ層６０４とアンドープＧａＮ層６０３との界面で発生する２次元電子ガスと第１のｐ型ＡｌＧａＮ層６０５および第２のｐ型ＡｌＧａＮ層６０７とによって生じるｐｎ接合がゲート領域に形成される。 - 特許庁

By forming the pn junction photodiode capacity forming area of an image sensor not only in the direction of a substrate surface but also in the depthwise direction of a substrate with respect to a silicon substrate, a signal charge storage is magnified to increase the effective area of the signal charge storage.例文帳に追加

イメージセンサのＰＮ接合フォトダイオード容量形成領域をシリコン基板に対して基板面方向に形成するだけでなく、基板の深さ方向にも形成することによって信号電荷蓄積部を拡大し、信号電荷蓄積部の実効面積を増加させる。 - 特許庁

The diffusion layer 12 is divided into a plurality of regions 12a, 12b, 12c, and 12d in an inplane direction for forming the pn junction in respective regions 12a, 12b, 12c, and 12d in the vertical direction.例文帳に追加

埋込層１２を複数の領域に分割形成することにより、エピタキシャル層１３や埋込層１２で発生する電子・正孔対の拡散が規制され、例えば、埋込層１２と基板１１間のｐｎ接合にて形成した空乏層端まで達するまでの距離が短くなる。 - 特許庁

This bandgap reference circuit is provided with a bandgap circuit 10a for generating predetermined reference voltage VREF on the basis of a bandgap of a PN junction, and a startup circuit 20 for accelerating output stabilization of reference voltage VREF of the bandgap circuit 10a upon starting to feed power supply voltage.例文帳に追加

ＰＮ接合のバンドギャップに基づき所定の基準電圧ＶＲＥＦを生成するバンドギャップ回路１０ａと、電源電圧供給開始時にバンドギャップ回路１０ａの基準電圧ＶＲＥＦの出力安定化を加速するスタートアップ回路２０と、を備える。 - 特許庁

According to this structure, a depletion layer at the PN junction between the p-type deep layer 10 and an n^--type drift layer 2 is significantly extended to the side of the n^--type drift layer 2 and thereby a high voltage caused by a drain voltage is hardly input into a gate oxide film 8.例文帳に追加

このような構造によれば、ｐ型ディープ層１０とｎ^-型ドリフト層２とのＰＮ接合部での空乏層がｎ^-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜８に入り込み難くなる。 - 特許庁

The photodiode is formed in a semiconductor substrate, and a pn junction includes a part extending in a direction inclined to the depth direction of the semiconductor substrate and a part extending to below at least one of a plurality of pixel transistors formed on the semiconductor substrate.例文帳に追加

半導体基板内にフォトダイオードが形成され、ｐｎ接合部が半導体基板の深さ方向に対して傾斜する方向に延在する部分と、半導体基板に形成される複数の画素トランジスタの少なくとも１つの下方に延在する部分とを含む。 - 特許庁

To provide a manufacturing method of compound semiconductor epitaxial substrates for producing a compound semiconductor device with little deterioration in characteristics in the manufacturing method of the compound semiconductor epitaxial substrate having a pn junction by an epitaxial growth method including a selective growth process.例文帳に追加

選択成長工程を含むエピタキシャル成長法によるｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法であって、特性劣化の少ない化合物半導体素子を与える化合物半導体エピタキシャル基板の製造方法を提供する。 - 特許庁

Both cathode electrode 22 and anode electrode 23 are bonded to a lead frame 26 without connection through a wire or the like, by forming the cathode electrode 22 and anode electrode 23 of the pn junction diode on one principal surface of a silicon substrate 10.例文帳に追加

ＰＮ接合ダイオードのカソード電極２２及びアノード電極２３を共に、シリコン基板１０の一方の主面に形成することにより、カソード電極２２及びアノード電極２３とをリードフレーム２６に、ワイヤー等で接続することなく、接着することを可能にする。 - 特許庁

A channel region between an n^+ source region 6a and an n^- expansion drain region 2 is constructed from a (p) epitaxial layer 21 of uniform density to incur discontinuous density distribution in the vicinity of a pn junction between the n^- expansion drain region 2 and the (p) epitaxial layer 21.例文帳に追加

ｎ^+ソース領域６ａとｎ^-拡張ドレイン領域２との間のチャネル領域を、均一な濃度のｐエピタキシャル層２１で構成し、ｎ^-拡張ドレイン領域２とｐエピタキシャル層２１とのｐｎ接合付近に不連続な濃度分布を生じさせる。 - 特許庁

An npn-type bipolar transistor Bip1 consisting of an epitaxial layer 2, a base diffusion layer 5, a base connection layer 4 and an emitter diffusion layer 6, and a pn-junction diode D1 consisting of the epitaxial layer 2 and an anode layer 3 are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１上に、エピタキシャル層２、ベース拡散層５、ベース接続層４、エミッタ拡散層６からなるｎｐｎ型バイポーラトランジスタＢｉｐ１と、前記半導体基板１上に、前記エピタキシャル層２、アノード層３からなるｐｎ接合ダイオードＤ１とを形成する。 - 特許庁