「PN junction」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To provide an evaluation method to evaluate a position relation of a pn junction face with a trench bottom without destroying a semiconductor substrate even after a metal wiring is formed on a substrate surface.例文帳に追加

基板表面上に金属配線が形成された後であっても、半導体基板を破壊することなく、ＰＮ接合面とトレンチ底部との位置関係を評価できる評価方法を提供する。 - 特許庁

The junction FET 1 has a built-in pn diodes 2, 3 formed on the main face of the n^+ substrate 12 to electrically connect the p^+ layer 9 in the gate region to the gate electrode 14.例文帳に追加

この接合ＦＥＴ１は、さらに、ｎ^＋基板１２の主面に形成され、ゲート領域のｐ^＋層９とゲート電極１４とを電気的に接続するｐｎダイオード２、３を内蔵している。 - 特許庁

For a range of impurity concentration in the impurity region, impurity addition is made within a concentration range so that the source and drain regions and the impurity region can form a pn junction diode.例文帳に追加

そして、不純物領域の不純物濃度の範囲は、ソース領域及びドレイン領域と、不純物領域と、がＰＮ接合ダイオードを形成できる濃度範囲で添加されているものとする。 - 特許庁

To provide a PN junction interface that prevents enhanced diffusion caused by an uneven stress during high temperature annealing for recovering from implantation damage after boron ion implantation into a wafer and achieves a superior flatness.例文帳に追加

ウェーハへのボロンのイオン注入後における、注入損傷回復の高温アニールにおいて、応力の不均一から生ずる増速拡散を防止し、平坦性の良いＰＮ接合界面の提供。 - 特許庁

On the surface 1A, an N-type semiconductor layer 2 and P-type semiconductor layer 3 are sequentially epitaxial-grown, with a PN junction surface 5 which contributes light emission formed at the interface.例文帳に追加

この表面１Ａ上に、Ｎ型半導体層２およびＰ型半導体層３が順にエピタキシャル成長させられていて、これらの界面に、発光に寄与するＰＮ接合面５が形成されている。 - 特許庁

To provide an insulated-gate field effect transistor equipped with extensions which are provided with pn junctions stable and sharp in shapes, and where practical junction depths can be made small enough with high accuracy to the surface of a substrate where channels are formed.例文帳に追加

エクステンション部に関し、その形状が安定で急峻なＰＮ接合を有し、かつ、チャネルが形成される基板面に対して実効的な接合深さを精度よく十分に小さくする。 - 特許庁

The cooling speed is increased further from a time td' to a time te', the temperature in the quartz cassette 5 is decreased to 620°C, and an epitaxial growth layer of PN junction wherein impurities of Si are eliminated is formed.例文帳に追加

時刻ｔｄ’から時刻ｔｅ’までは更に冷却速度を速めて石英カセット５内の温度を６２０℃に低下させ、Ｓｉの不純物を除去したＰＮ接合のエピタキシャル成長層を形成する。 - 特許庁

To provide a method for detecting the position of a PN junction in the semiconductor substrate of a micro semiconductor device by predicting and controlling the device characteristics of a transistor precisely and performing defect analysis of a specific part.例文帳に追加

トランジスタ等のデバイス特性を精確に予測、制御し、特定部位の不良解析を行う、微細な半導体デバイスの半導体基板内のＰＮ接合位置を検出する方法を提供する。 - 特許庁

In the case where a current monitored by a current detection section 90 exceeds a threshold current, a gate voltage in turning on a JFET 32 is made higher than a PN junction built-in voltage.例文帳に追加

電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。 - 特許庁

Thereafter, during operation of an LSI, a write-in/read-out circuit 13 of the memory data measures a forward voltage VF2 obtained when the constant current I1 is made to flow through the PN junction diode of the PNP transistor 11.例文帳に追加

その後ＬＳＩの動作時に、メモリデータの書き込み／読出し回路１３は、ＰＮＰトランジスタ１１のＰＮ接合ダイオードに定電流Ｉ１を流したときの順方向電圧ＶＦ２を測定する。 - 特許庁

A large capacity variation ratio can be obtained for a reverse direction control voltage by forming a variable capacity diode utilizing a pn- junction of silicon germanium having permittivity higher than that of silicon.例文帳に追加

可変容量ダイオードをシリコンよりも誘電率の大きいシリコンゲルマニウムのｐｎ接合を利用して作成することにより、制御用逆方向電圧に対して大きな容量変化比を得ることができる。 - 特許庁

To provide a tandem solar battery for improving energy converting efficiency in a unit solar battery at the back face by adjusting the position of pn junction in a unit solar battery at the back face.例文帳に追加

裏面側の単位太陽電池におけるｐｎ接合の位置を調整することにより、裏面側の単位太陽電池におけるエネルギ変換効率を向上させたタンデム型太陽電池を提供する。 - 特許庁

To provide a semiconductor device in which productivity is enhanced while reducing the cost by attaining a pn junction conveniently without performing a doping step, e.g. ion implantation, and to provide its fabricating process.例文帳に追加

イオン注入などのドーピング工程を行うことなく、簡便にｐｎ接合が得られて、生産性の向上及び低コスト化を図れるゲルマニウムを含む半導体装置及びその製造方法を提供する。 - 特許庁

To provide a pn junction diode type gas sensor capable of detecting concentration of a detection object gas containing a hydrogen atom such as H_2, NH_3, H_2S and hydrocarbon.例文帳に追加

出力が安定しており、且つ感度が高く、Ｈ_2、ＮＨ_3、Ｈ_2Ｓ及び炭化水素等の水素原子を有する被検ガスの濃度を検出することができるｐｎ接合ダイオード型のガスセンサを提供する。 - 特許庁

In the process of a CMOS device, the total number of the pn junction and the non-doped region in the gate polysilicon film is reduced by ion implanting by using this NMIS gate implantation layer.例文帳に追加

ＣＭＯＳデバイスのプロセスにおいて、このＮＭＩＳゲート注入レイヤを用いてイオン注入を行なうことにより、ゲートポリシリコン膜中におけるＰＮ接合部及びノンドープ領域の総数が低減される。 - 特許庁

To prevent the occurrence of crystal failure in a diffused layer after laser light is given for laser trimming without dropping the degree of integration of an element subject to laser trimming, and to suppress leakage current at a PN junction.例文帳に追加

レーザートリミング対象素子の集積度を低下させないで、レーザートリミングのレーザー光照射による拡散層の結晶欠陥発生を防止して、ＰＮ接合部のリーク電流を抑制する。 - 特許庁

A semi-insulative region 6c is formed at a region directly below or almost immediately below a contact 7c in a pn junction surface 20 between a first conductivity type region 5 and a second conductivity type region 8.例文帳に追加

第一導電型領域５と第二導電型領域８とのｐｎ接合面２０内の、コンタクト部７ｃの直下領域又は概ね直下領域に半絶縁性領域６ｃを備える。 - 特許庁

The n-type layer has a charge output portion which is diffused from the pn junction to the substrate surface, and the charge output is connected in a circuit to an MOS transistor for charge read-out.例文帳に追加

Ｎ型層はＰＮ接合部分から基板表面まで拡散された電荷出力部分を有しており、当該部分は電荷読み出し用のＭＯＳトランジスタに回路的に接続されている。 - 特許庁

In a non-volatile memory 14, a forward voltage VF1 obtained when a constant current I1 is made to flow through a PN junction diode of a PNP transistor 11 is stored in advance in an environment where the temperature is managed.例文帳に追加

不揮発性メモリ１４は、温度管理されている環境下で、ＰＮＰトランジスタ１１のＰＮ接合ダイオードに定電流Ｉ１を流したときの順方向電圧ＶＦ１を予め記憶している。 - 特許庁

The solid-state imaging device includes a plurality of photodiodes PD1, PD2 that are formed without going through element isolation regions and have different impurity concentration of pn junction regions (24, 25) (27, 28) at photodiode regions in unit pixels.例文帳に追加

単位画素のフォトダイオード領域に、素子分離領域を介さずに形成され且つｐｎ接合領域部（２４、２５）、（２７，２８）の不純物濃度が異なる複数のフォトダイオードＰＤ１、ＰＤ２を有する。 - 特許庁

In a photoelectric conversion element which has PN junctions in a semiconductor substrate 1 and a P side current collecting electrode 9 and an N side current collecting electrode 10 on the rear of the substrate 1, the peripheral part of the substrate 1 has the PN junction deeper than that in the center part of the substrate 1.例文帳に追加

半導体基板１にＰＮ接合が形成され、基板１の裏面にＰ側電流収集電極９およびＮ側電流収集電極１０が形成された光電変換素子において、半導体基板１の中心部より周囲部の方が深いＰＮ接合を有することを特徴とする。 - 特許庁

Output current of the constant current conduction means 3 is reduced when forward voltage V drops to a prescribed voltage threshold, or when a junction temperature corresponding to forward voltage V rises to a prescribed temperature threshold, by using the forward voltage V in constant correlation with the temperature (junction temperature) of the pn junction of the LED element 1.例文帳に追加

この順方向電圧ＶがＬＥＤ素子１のｐｎ接合部の温度（ジャンクション温度）と一定の相関関係を持つことを利用し、該順方向電圧Ｖが所定の電圧閾値まで低下したとき、あるいは、順方向電圧Ｖに対応するジャンクション温度が所定の温度閾値まで上昇したとき、定電流通電手段３の出力電流を減少させる。 - 特許庁

To ease realization of mass production by clarifying the effect of parameters of a super-junction semiconductor device having a drift layer comprising parallel pn layers which depletes in OFF state while conducting current in ON state.例文帳に追加

オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト層を備えた超接合半導体素子において、パラメータの影響を明らかにし、量産化を容易にする。 - 特許庁

Then, only a carrier generated in the depletion layer and receiving an effect of acceleration by the electric field of the depletion layer is effectively accelerated in the direction of the PN junction 23, so a decrease in response can be prevented.例文帳に追加

したがって、上記空乏層内で発生して空乏層の電界による加速が寄与されるキャリヤのみをＰＮ接合２３の方向に効果的に加速することができ、応答速度の低下を防止できる。 - 特許庁

In each resistive element, an island voltage V1 applied to the n-type layer from a pad p1 allows a pn junction formed at the connection section between the n-type layer and the p-type diffusion layer to be set to a backward bias state for composing a resistor.例文帳に追加

各抵抗素子は、パッドＰ１からＮ型層に印加される島電圧Ｖ１によって、Ｎ型層とＰ型拡散層との結合部に形成されるＰＮ接合が逆バイアス状態となり、抵抗体を構成する。 - 特許庁

In addition, a pn-junction part functioning as a non-conductive part 104 is provided for blocking conductivity of the path extended to the analog part 153 from the logic part via the seal ring 105 within a seal ring region 106.例文帳に追加

そして、ロジック部からシールリング１０５を経由してアナログ部１５３に至る経路の導通を遮断する非導通部１０４として機能するｐｎ接合部が、シールリング領域１０６中に設けられている。 - 特許庁

An ohmic contact is secured by forming the electrode 20 on the n-type nitride semiconductor layer 26, and a pn junction is short-circuited by interposing the low resistance region 24 to suppress the rise of operation voltage.例文帳に追加

ｎ型窒化物系半導体層２６上に電極２０を形成することでオーミックコンタクトを確保し、低抵抗領域２４を介在させることでｐｎ接合をショートさせ、動作電圧の上昇を抑制する。 - 特許庁

An N-type polycrystalline silicon region 103A and a P-type polycrystalline silicon region 103B are formed in a polycrystalline silicon film 103 as the gate electrode to be adjacent to each other with the PN junction boundary 105 interposed.例文帳に追加

ゲート電極となる多結晶シリコン膜１０３中に、ＰＮ接合境界１０５を挟んで隣接するようにＮ型多結晶シリコン領域１０３ＡとＰ型多結晶シリコン領域１０３Ｂとが形成されている。 - 特許庁

A light emitting layer 1 with a pn junction is pinched between a pair of reflecting layers 2, and an amorphous layer 3 is interposed between the reflecting layers 2 and the light emitting layer 1 respectively for the formation of the semiconductor laser device.例文帳に追加

ｐｎ接合を有する発光層１を一対の反射層２で挟持するとともに、該各反射層２−発光層１間に非晶質層３をそれぞれ介在させた半導体レーザ素子を形成する。 - 特許庁

A boundary region 10C between both of them is set to a two-stage structure of a first level difference section 31 in a p-type cladding layer 13 and a second level difference section 33 straddling over a pn junction section 14 with a flat section 32 in between.例文帳に追加

両者の間の境界領域１０Ｃを、平坦部３２を間にして、ｐ型クラッド層１３内の第１段差部３１と、ｐｎ接合部１４をまたぐ第２段差部３３との２段構造とする。 - 特許庁

To provide a hetero pn-junction photovoltaic element with a high photoelectrically conversion efficiency at a low cost, and to provide a method of manufacturing the same which can manufacture the photovoltaic element safe and at a low cost and can cope with a large area.例文帳に追加

安価でかつ光電変換効率の高いヘテロｐｎ接合型の光起電力素子と、この光起電力素子を安全に低コストで作製でき、大面積にも対応可能な製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of isolating an L-IGBT from a low breakdown-voltage integrated circuit by pn junction separation easily and reliably when integrating the L-IGBT and the low breakdown-voltage integrated circuit into one chip.例文帳に追加

Ｌ−ＩＧＢＴと低耐圧集積回路とを１チップに集積化する際に、ｐｎ接合分離により容易に且つ確実にＬ−ＩＧＢＴと低耐圧集積回路とを分離できる半導体装置を提供する。 - 特許庁

Moreover, the semiconductor device includes a p^-layer as a withstand voltage layer using silicon carbide, and the portion, which is exposed on the surface, of the pn junction interface keeping a reverse bias voltage can be protected with a thermal oxidation film containing positive charges.例文帳に追加

また、炭化珪素を用いｐ^-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する。 - 特許庁

The shortest distance Lnch from a pn junction interface between the n^- region 1 and the p^+ region 2 to the joint between the wiring layer 11 and the n^- region 1 is shorter than the diffusion length Lp of a hole in the n^- region 1.例文帳に追加

ｎ^-領域１とｐ^+領域２とのｐｎ接合界面と配線層１１およびｎ^-領域１の接合部との最短距離Ｌｎｃｈが、ｎ^-領域１における正孔の拡散長Ｌｐよりも短い。 - 特許庁

A pn junction is formed by forming an n-type diffusion layer 3 on the light receiving surface side of a p-type polysilicon substrate 2, and an antireflection film 4 and a light receiving surface silver electrode 10 are formed, respectively, on the light receiving surface.例文帳に追加

ｐ型多結晶シリコン基板２の受光面側にｎ型拡散層３を形成することによりｐｎ接合を形成し、受光面には反射防止膜４および受光面銀電極１０をそれぞれ形成する。 - 特許庁

The case of zero bias (FIG. 2b) shows that a PN junction (diode) adjacent to the gate dielectric creates a potential well that can store charges, in a manner similar to that in the potential well created by the floating gate.例文帳に追加

ゼロ・バイアスの場合（ＦＩＧ．２ｂ．）は、ゲート誘電体に隣接するＰＮ接合（ダイオード）は、浮遊ゲートによって創出されたポテンシャル井戸と同じ形態で電荷を保存することができるポテンシャル井戸を創出する。 - 特許庁

The variation of a PN junction capacity caused by a thermal variation in the semiconductor wafer resulting from heat treatment in the diffusion furnace is corrected by making each area of the semiconductor region wherein the impurity is deposited different.例文帳に追加

上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。 - 特許庁

To obtain a MOS semiconductor device which enables a high speed operation without an electrostatic capacitance caused by a PN junction of a silicon substrate and an adjacent growing layer and has a structure for easy controlling in a manufacture step.例文帳に追加

シリコン基板と隣接する成長層とのＰＮ接合による静電容量がなく高速動作が可能であって、製造工程における制御が容易な構造を有するＭＯＳ半導体装置を提供する。 - 特許庁

A second region 7d in the second conductive semiconductor area 7 constitutes pn junction with second region 3d of the first conductive semiconductor region 3 and the side faces 7e of the second semiconductor 3b.例文帳に追加

第２導電型半導体領域７の第２の領域７ｄは第１導電型半導体領域３の第２の領域３ｄおよび第２の半導体部３ｂの側面７ｅとｐｎ接合を構成している。 - 特許庁

Therefore, in zapping, the island voltage V1 is increased for setting the pn junction formed in the resistive element TR to be in a high-potential backward bias state, the resistance of the resistive element TR is increased, and the loss of the zapping current is reduced.例文帳に追加

そこで、ザッピング時には、島電圧Ｖ１を増加して抵抗素子ＴＲに形成されるＰＮ接合を高電位の逆バイアス状態とし、抵抗素子ＴＲを高抵抗化して、ザッピング電流のロスを低減する。 - 特許庁

The semiconductor device includes an n^-layer as a withstand voltage layer using silicon carbide, and a portion, which is exposed n a surface, of a pn junction interface keeping a reverse bias voltage can be protected with a thermal oxidation film containing negative charges.例文帳に追加

炭化珪素を用い、ｎ^-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する。 - 特許庁

With the structure, the resistor 1 is protected by the breakdown of the pn junction regions 22, 23 when negative ESD surge is impressed on a pad for an electrode to apply the voltage to a p-type diffusion layer 9.例文帳に追加

この構造により、Ｐ型の拡散層９に電圧を印加する電極用のパッドに負のＥＳＤサージが印加された際、ＰＮ接合領域２２、２３がブレークダウンし、抵抗１を保護することができる。 - 特許庁

When the organic field effect transistor is turned OFF, a reverse bias is applied to a pn junction interface between the n-type organic semiconductor film 3_1n and the p-type organic semiconductor film 3_2p to widen a depletion layer, so that a leakage current can be more reduced than usual.例文帳に追加

オフ時にはｐ形有機半導体膜３_２ｐとｎ形有機半導体膜３_１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。 - 特許庁

The semiconductor device thus formed has a horizontal hole structure on the border of the p-type semiconductor region and n-type semiconductor region of the sidewall, thereby breakdown voltage is improved at the pn junction.例文帳に追加

この結果、形成される半導体素子は、側壁のうちｐ型半導体領域とｎ型半導体領域の境界部分に横穴構造を有することになり、ｐｎ接合部における耐圧性が向上する。 - 特許庁

When an applied voltage between the collector electrode and the emitter and base electrode rises, a current flows through the PN junction composed of a collector region and a part of the base region of the elctrostatic discharge damage before the internal circuit.例文帳に追加

コレクタ電極とエミッタ及びベース電極間の印加電位が上昇したとき、内部回路より先に、静電破壊保護素子のコレクタ領域とベース領域の一部とで構成されるＰＮ接合に電流が流れる。 - 特許庁