「PN junction」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The solar cell has a pn junction defined by a p-type semiconductor layer 13 functioning as a light absorbing layer and an n-type semiconductor layer 14 formed thereon.例文帳に追加

光吸収層として機能するｐ形半導体層１３とｐ形半導体層１３に積層されたｎ形半導体層１４とによって構成されるｐｎ接合を含む。 - 特許庁

To reduce the series resistance of the ESD diode, the PN junction and metal contact with a semiconductor material are made long and expanded virtually all over the width of the chip.例文帳に追加

ＥＳＤダイオードの直列抵抗を下げるために、ＰＮ接合部と半導体材料に対する金属接点は、長さを長くし、実質的にチップの全幅に亘って伸張している。 - 特許庁

For example, an n^--type semiconductor layer 2 is formed on an n^++ type semiconductor substrate 1, and a p^+ type diffusion area 3 is formed on the front surface of it to form a pn junction.例文帳に追加

たとえばｎ^＋＋形半導体基板１上にｎ^−形半導体層２が設けられ、その表面にｐ^＋形拡散領域３が設けられて、ｐｎ接合が形成されている。 - 特許庁

By lowering the temperature of the solution 4 for epitaxial growth, a PN junction composed of an N type layer 11 and a P type layer 12 is formed on the principal surface of the semiconductor wafer 1 (c).例文帳に追加

（ｃ）エピタキシャル成長用溶液４の温度を下げることにより、半導体基板１の主表面上にＮ型層１１とＰ形層１２とからなるＰＮ接合を形成する。 - 特許庁

The dispersion of the threshold voltage in the depression-type lateral MOSFET decreases by that the depth of the pn junction becomes shallow and besides the concentration of the impurities at the surface of the P well becomes low.例文帳に追加

ｐｎ接合深さが浅くなり、かつＰウェル５の表面の不純物濃度が低くなることで、デプレッション型ラテラルＭＯＳＦＥＴにおけるしきい値電圧のばらつきが減少する。 - 特許庁

The semiconductor device comprises a semiconductor base body 1 comprising a pn junction surface 7, an anode electrode 3 formed on a first surface 1c of the semiconductor base body 1, and a first insulating film 5.例文帳に追加

半導体装置は、ｐｎ接合面７を有する半導体基体１と、半導体基体１の第１表面１ｃに形成されているアノード電極３と、第１絶縁膜５とを備える。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 16 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１６が形成されている。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 17 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１７が形成されている。 - 特許庁

As a result, the inner wall 11 of the mesa groove corresponding to the PN junction PNJC is covered with the insulation film 10 thick enough to secure a desired withstand voltage and to reduce a leakage current.例文帳に追加

その結果、ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１が充分な厚みの絶縁膜１０で被覆されることになり所望の耐圧の確保、リーク電流の低減が図れる。 - 特許庁

To reduce leak current while ensuring a high current capacity in a semiconductor element where Schottky barrier and the rectifying part of a PN junction are arranged contiguously to each other.例文帳に追加

ショットキ障壁とＰＮ接合の整流部分とを隣接して配置した半導体素子において、高い電流容量を確保しつつ、漏れ電流を低減可能な半導体素子を提供する。 - 特許庁

Thus, a depletion layer from the PN junction of a source region does not reach the drain region and is easily spread, thus relaxing an electric field and improving a breakdown voltage.例文帳に追加

そのため、ソース領域のＰＮ接合部からの空乏層がドレイン領域にリーチスルーすることなく広がりやすくなり電界緩和されるので、耐圧を向上させることができる。 - 特許庁

An infrared ray receiving layer 13 is formed on the back of a silicon substrate 10 formed with a PN junction photodiode on a surface, and carriers are produced by the infrared ray passing inside the substrate 10.例文帳に追加

表面にＰＮ接合フォトダイオードを形成したシリコン基板１０の裏面に赤外受光層１３を形成し、基板１０の内部を通過した赤外光によりキャリアを生成する。 - 特許庁

To provide a semiconductor light emitting device where an electrode layer on a side near a layer constituting pn junction can inexpensively and stably be connected to a mount face and to provide its manufacturing method.例文帳に追加

ｐｎ接合を構成する層に近い側の電極層が安価かつ安定にマウント面に接続され得る半導体発光素子およびその製造方法を提供すること。 - 特許庁

An anode of the first Schottky barrier diode 21 is connected to an anode of the first PN junction diode 11a via a connection metal member 31 on which an inductance L1 is parasitic.例文帳に追加

第１のショットキーバリアダイオード２１のアノードは、インダクタンスＬ１が寄生している接続金属部材３１を介して、第１のＰＮ接合ダイオード１１ａのアノードに接続されている。 - 特許庁

A p-type oxide semiconductor layer 16A is laminated and pn-junction is formed on the n-type oxide semiconductor layer 15 at the source and drain electrodes 17A and 17B side.例文帳に追加

ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。 - 特許庁

The distance from the top face of the second semiconductor layer 14 to a pn junction face 21 is shortest nearly in the middle between the first trenches 20.例文帳に追加

前記第２の半導体層１４の上面から前記ＰＮ接合面２１までの距離が、前記第１のトレンチ間２０のほぼ中央部で最も近接となることを特徴とする。 - 特許庁

As a result, a void layer 8 occurring at the pn-junction between the silicon region 1 and the bottom surface of the source region 3a and drain region 4a extends into the porous silicon layer 2.例文帳に追加

その結果、シリコン領域１とソース領域３ａ及びドレイン領域４ａの底面とのｐｎ接合部分に生じる空乏層８は、ポーラスシリコン層２内に達している。 - 特許庁

A metal film pattern 3 comprising an Ni film, as a damage preventing layer, having a thickness 10 μm is so formed on a semiconductor substrate 1 as to cover a PN junction diode 2.例文帳に追加

半導体基板１上に、ＰＮ接合ダイオード２を覆うように、１０μｍの厚さを有するＮｉ膜からなる損傷防止層としての金属膜パターン３を形成する。 - 特許庁

To improve the linearity of the oscillation frequency of a crystal type oscillation circuit when adopting the crystal type oscillation circuit about a PN junction type variable-capacitance diode.例文帳に追加

本発明は、ＰＮ接合型可変容量ダイオードに関し、水晶型発振回路に採用したときにその水晶型発振回路の発振周波数の直線性を改善する。 - 特許庁

To provide a pn-junction compound semiconductor light emitting diode including a p-type boron-phosphide-based semiconductor layer by which an LED with a lower forward voltage is stably provided.例文帳に追加

ｐ形リン化硼素系半導体層を備えてなるｐｎ接合型化合物半導体発光ダイオードにあって、順方向電圧の低いＬＥＤを安定して提供できる様にする。 - 特許庁

A photodiode PD1 includes an n^--type semiconductor substrate 1 having a pn junction formed of a semiconductor region of a first conductivity type and a semiconductor region of a second conductivity type.例文帳に追加

フォトダイオードＰＤ１は、第１導電型の半導体領域と第２導電型の半導体領域とで形成されたｐｎ接合を有するｎ^−型半導体基板１を備えている。 - 特許庁

To provide a semiconductor device in which the density of crystal defects existing in the vicinity of a pn junction formed on the backside of a semiconductor substrate can be evaluated correctly.例文帳に追加

半導体基板の裏面側に形成されたｐｎ接合界面の近傍に存在する結晶欠陥密度等を正確に評価することが可能となる半導体装置を提供する。 - 特許庁

The coil L and the variable capacitance diodes D1, D2 form a parallel resonance circuit 12, and the pn-junction diodes D3, D4 are arranged in the outside of the resonance loop of the parallel resonance circuit 12.例文帳に追加

コイルＬと可変容量ダイオードＤ１、Ｄ２で並列共振回路１２を構成し、ｐｎ接合ダイオードＤ３、Ｄ４が並列共振回路１２の共振ループの外に配置されている。 - 特許庁

An n+ type contact layer 7 made of GaSb is formed on the electron emission layer 6, and pn junction is formed with the contact layer 7 and the electron emission layer 6.例文帳に追加

電子放出層６の上には、ＧａＳｂからなるｎ^＋型のコンタクト層７が形成されており、このコンタクト層７と電子放出層６とでｐｎ接合が形成されている。 - 特許庁

Consequently, leak can be suppressed at a PN junction having a high voltage holding function in a power device formed on the (11-20) face, and functional decline of the power device caused by leak can be restrained.例文帳に追加

したがって、（１１−２０）面上に形成するパワーデバイスにおいて、高電圧を保持する機能を持つＰＮ接合部のリークを抑制でき、リークによるパワーデバイスの機能低下を抑制できる。 - 特許庁

Consequently, since an interface state (interface state density) between the insulating film and the end of the pn junction is decreased, the leakage current is reduced and current properties are improved.例文帳に追加

これによって、絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が減少するので、リーク電流を低減し、電流特性を向上することができる。 - 特許庁

The solar cell (14) includes a first main surface (31) of a semiconductor body (27) and a second main surface (32) facing the first main surface (31), and a topmost pn-junction (1) of all pn-junctions (1, 2, 3) stacked on top of each other is adjacent to the first main surface (31).例文帳に追加

太陽電池（１４）が、半導体本体（２７）の第１主表面（３１）と、第１主表面（３１）と対向する第２主表面（３２）とを備え、互いの上部上に積層されたｐｎ−接合（１，２，３）の全体の中で最上端のｐｎ−接合（１）が、第１主表面（３１）と隣接する。 - 特許庁

In this PN-type electron beam detector 100, a PN junction is composed of a P+-type diffusion layer 102 formed on the front face (on the lower side in Figure) of an N--type semiconductor substrate 101, while the rear face of the N--type semiconductor substrate 101 is an incident surface of the electron beam or the reflected electrons.例文帳に追加

Ｎ^-型半導体基板１０１の表面（図１中、下側）に形成されたＰ^+型拡散層１０２にてＰＮ型電子線検出器１００のＰＮ接合が構成され、Ｎ^-型半導体基板１０１の裏面が電子線又は反射電子の入射面となる。 - 特許庁

An ESD protection circuit includes: a PNPN junction in which a P-side of one end is connected to a terminal and an N-side of another end is connected to ground; and a PMOS transistor in which a source and a gate are connected to an N-side of a PN junction having a P-side connected to ground and a drain is connected to the terminal.例文帳に追加

ＥＳＤ保護回路は、端子に一端のＰ側が接続されグラウンドに他端のＮ側が接続されるＰＮＰＮ接合と、グラウンドにＰ側が接続されるＰＮ接合のＮ側にソース及びゲートが接続され、前記の端子にドレインが接続されるＰＭＯＳトランジスタとを含む。 - 特許庁

This electron-emitting light-emitting element includes: a plurality of PN junction parts each having a depletion layer 34 having a predetermined thickness formed therein; an anode electrode 12 facing the depletion layer of the P-N junction part and separated from the depletion layer by a predetermined distance; and a phosphor layer 13 formed on the depletion layer 34 side of the anode electrode.例文帳に追加

所定厚さの空乏層３４が形成されたＰ−Ｎ接合部３１と、Ｐ−Ｎ接合部の空乏層に対向して所定間隔をおいて配置されたアノード電極１２と、アノード電極の空乏層３４側に形成された蛍光体層１３と、を備える。 - 特許庁

The imaging element includes, between a pair of electrodes, a photoelectric conversion film (a photosensitive layer) having a bulk hetero-junction structure layer as an intermediate layer, or a photoelectric conversion film having a structure comprising two or more repeated structures of pn junction layers respectively formed of p-type and n-type semiconductor layers.例文帳に追加

１対の電極間に、バルクヘテロ接合構造層を中間層とする光電変換膜（感光層）、又はｐ型半導体の層とｎ型半導体の層で形成されるｐｎ接合層の繰り返し構造の数を２以上有する構造を持つ光電変換膜を含有する撮像素子。 - 特許庁

A junction electric field transistor according to this invention, when the a pn junction of a gate is formed in a selection regrowth, a low-concentration doped regrowth layer 13 doped at lower concentration than a p+ type high-concentration doped regrowth layer 14 is inserted directly under the p+ type high-concentration doped regrowth layer 14.例文帳に追加

本発明の接合電界トランジスタは、選択再成長によりゲートのｐｎ接合を形成する際、ｐ＋型高濃度ドーピング再成長層１４の直下に、ｐ＋型高濃度ドーピング再成長層１４よりも低濃度にドーピングされた低濃度ドーピング再成長層１３を挿入する。 - 特許庁

Therefore, the n-type Si layer that is thinner than a lateral pnp, a pn junction varactor, a high breakdown voltage HBT transistor or the like can be obtained, and the performance of each element with different uses can be together established.例文帳に追加

このためラテラルＰＮＰ、ＰＮ接合型バラクタ、高耐圧用ＨＢＴトランジスタ等の素子よりも薄いＮ型Ｓｉ層が得られるため用途の異なる各素子の性能を両立させることができる。 - 特許庁

In a peripheral high voltage breakdown section, a pn junction section by a p^+-type contact region 22 electrically connected to an emitter electrode 11 and an n^--type layer 1B is formed in a surface section of an n^--type layer 1B.例文帳に追加

外周耐圧部において、ｎ^-型層１Ｂの表層部に、エミッタ電極１１に電気的に接続されたｐ^+型コンタクト領域２２とｎ^-型層１Ｂとによるｐｎ接合部を有する構造とする。 - 特許庁

To provide a solid-state imaging device which can prevent an SN ratio from being deteriorated by suppressing the occurrence of an interface leakage of a charge in a pn junction portion and to provide a radiation imaging device.例文帳に追加

ｐｎ接合部分における電荷の界面リークの発生を抑制して、ＳＮ比が劣化するのを防止することが可能な固体撮像装置及び放射線撮像装置を提供すること。 - 特許庁

Consequently, light incident on a light-receiving element 10 is not transmitted through the N+ layer 16, but reaches a PN junction surface between a P-Sub layer 12 and the N-WELL layer 14 to excite electrons.例文帳に追加

これにより、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に到達し、電荷を励起させる - 特許庁

By controlling the reverse bias across the PN junction between the source and the substrate, the pinch-off point of the inversion region is pulled back toward the source, thereby increasing the programming efficiency of the MOSFET.例文帳に追加

ソース−基板間のＰＮ接合の逆バイアスを制御することによって、反転領域のピンチオフ点がソースの方へ引き戻され、それによってＭＯＳＦＥＴのプログラミング効率を増大させる。 - 特許庁

To provide a manufacturing method of a p-type Ga_2O_3 film and a manufacturing method of a pn junction Ga_2O_3 film capable of forming a thin film comprising high quality Ga_2O_3-based compound semiconductor.例文帳に追加

高品質のＧａ_２Ｏ_３系化合物半導体からなる薄膜を形成することができるｐ型Ｇａ_２Ｏ_３膜の製造方法およびｐｎ接合型Ｇａ_２Ｏ_３膜の製造方法を提供する。 - 特許庁

When a positive drain voltage is applied to a drain, a PN junction is reversely biased, and a depletion layer extends from the body region 15, the isolation region 13 and the semiconductor substrate 11, thereby controlling a channel of the JFET.例文帳に追加

ドレインに正のドレイン電圧が印加されると、ＰＮ接合が逆バイアスされ、ボディ領域１５と分離領域１３と半導体基板１１とから空乏層が延び、ＪＦＥＴのチャネルを制御する。 - 特許庁

To prevent formation of a high voltage from an element end with a voltage application electrode to the entire surface of element, because it is required to apply a high voltage, in order to widen a depletion layer in the PN junction photodiode system.例文帳に追加

ＰＮ接合フォトダイオード方式では空乏層を広げるための高電圧を印加する必要があるため、素子全面に形成された電圧印加電極により高電圧が素子端部からリークする。 - 特許庁

As a result, generation of partial breakdown on a side surface of a chip, from which side surface the pn junction is exposed is prevented, and a semiconductor diode 10 having the desired stable breakdown voltage can be realized.例文帳に追加

これにより、ｐｎ接合が露呈するチップ側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体ダイオード１０を実現することが出来る。 - 特許庁

The re-combination region 7 is formed only on a path, through which an electric current flows immediately after the passage of an electric current in the forward direction is started, of the PN boundary surface, which is a junction boundary surface between the drift layer 2 and the base region 3.例文帳に追加

再結合領域７は、ドリフト層２とベース領域３との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。 - 特許庁

The super-junction semiconductor substrate 1 is configured in such a manner that n-type semiconductor layers 21, 2 of a parallel pn structure are formed at a boundary region between an active area 24 and a peripheral breakdown-resistant structure area 25.例文帳に追加

超接合型半導体基板１の、活性領域部２４と周辺耐圧構造部２５の境界の領域が、並列ｐｎ構造部のｎ型半導体層２１，２となるようにする。 - 特許庁

As the result, an increase of the potential of p^-well 10 can be controlled, which is caused by remaining positive holes when the secondary ions generated by the nuclear reaction with neutrons pass through the pn junction in the p^-well 10.例文帳に追加

この結果、ｐ^−ウェル１０内のｐｎ接合を中性子との核反応によって生成した２次イオンが貫通する際に残る正孔によるｐ^−ウェル１０の電位上昇を抑制できる。 - 特許庁

A mask for use in making a planar PN junction in a semiconductor device includes a central mask opening and a plurality of spaced apart concentric mask openings surrounding the central mask opening.例文帳に追加

半導体デバイス中のプレーナＰＮ接合を作る際に使用するためのマスクは、中央マスク開口と、中央マスク開口を囲む複数の間隔を空けて配置された同心円マスク開口とを含む。 - 特許庁