「source-region」に関連した英語例文の一覧と使い方(66ページ目) - Weblio英語例文検索

The organic thin film transistor is equipped with: a gate electrode; a gate insulating film covering the gate electrode, in which a plurality of concaves are formed; a source electrode and a drain electrode which are arranged in the plurality of concaves; and an organic semiconductor layer which is arranged in a region between the source electrode and the drain electrode, and is connected to the source electrode and the drain electrode.例文帳に追加

ゲート電極と、ゲート電極を覆い、複数の凹部が形成されるゲート絶縁膜と、複数の凹部に配置されるソース電極及びドレイン電極と、ソース電極及びドレイン電極の間の領域に配置され、ソース電極及びドレイン電極に接続される有機半導体層と、ソース電極及び、ドレイン電極、を有する有機薄膜トランジスタとする。 - 特許庁

The semiconductor device 100 includes a transistor with a substrate 102 on which source and drain regions 112 and 113, both of a first conductivity type, and a channel region 108 of a second conductivity type between the source and drain are formed, and a gate electrode 122 formed in the channel region 108 to bury a trench 162 formed so the depth thereof changes intermittently in the width direction of the gate.例文帳に追加

半導体装置１００は、第１導電型のソース領域１１２およびドレイン領域１１３、これらの間に第２導電型のチャネル領域１０８が形成された基板１０２と、チャネル領域１０８において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチ１６２を埋め込むように形成されたゲート電極１２２とを有するトランジスタを含む。 - 特許庁

A channel layer 14 functioning as a current path between the source electrode 21 and drain electrode 22 is provided in a region including an opposition region of the gate electrode 24 and the pair of groove portions 25, and each of the groove portions 25 is formed in an inverted mesa shape, wherein the source electrode 21 and drain electrode 22 extend in opposite directions, toward the channel layer 14.例文帳に追加

ゲート領域２４および一対の溝部２５との対向領域を含む領域には、ソース電極２１とドレイン電極２２との間の電流路として機能するチャネル層１４が設けられており、各溝部２５は、このチャネル層１４側に向かうにつれて、断面形状がソース電極２１およびドレイン電極２２の対向方向に延伸する逆メサ形状となっている。 - 特許庁

An oxide layer is etched, by which a first oxide spacer 108 is left on a substrate adjacent to the gate polysilicon layer 112, the gate polysilicon layer 112 and the source region 106 of the substrate are selectively etched using a nitride layer or the like deposited on the oxide spacer 108 as a mask, and a recess 117 which includes a vertical plane and a horizontal plane is formed adjacent to the source region 106.例文帳に追加

酸化物層をエッチングして、基板上にゲート１１２に隣接させて第一酸化物スペーサ１０８を残し、その上に堆積した窒化物層等をマスクとしてゲートポリシリコン層１１２及び基板におけるソース領域１０６を選択的にエッチングして、実質的に垂直な面と水平な面を含む凹部１１７をソース領域１０６の隣に形成する。 - 特許庁

A memory peripheral circuit generates a first voltage (drain voltage Vd) and a second voltage (gate voltage Vg), applies Vd to the second source-drain region SBL and Vg to the word line WL during the data writing operation, and implants the hot-electron HE secondarily generated due to collision by electrolytic dissociation to the charge accumulating film CHS from the side of the second source-drain region SBL.例文帳に追加

メモリ周辺回路は、データの書き込み時に、第１の電圧（ドレイン電圧Ｖｄ）と第２の電圧（ゲート電圧Ｖｇ）を生成し、Ｖｄを第２のソース・ドレイン領域ＳＢＬにＶｇをワード線ＷＬに印加し、電離衝突に起因して２次的に発生させたホットエレクトロンＨＥを第２のソース・ドレイン領域ＳＢＬ側から電荷蓄積膜ＣＨＳに注入させる。 - 特許庁

The semiconductor device has on a semiconductor substrate 1 at least one LOCOS offset transistor 29 or 31 and at least one regular transistor 15 or 17, wherein the LOCOS offset transistor does not have an LDD region between the channel and source and the channel and drain, while the regular transistor has an LDD region between the channel and source and the channel and drain.例文帳に追加

半導体基板１上に、少なくとも1個のＬＯＣＯＳオフセットトランジスタ２９，３１と、少なくとも１個の通常のトランジスタ１５，１７を搭載した半導体装置であって、ＬＯＣＯＳオフセットトランジスタはチャネルとソース、および、チャネルとドレインの間にＬＤＤ領域を有さず、通常のトランジスタは、チャネルとソース、および、チャネルとドレインの間にＬＤＤ領域を有する。 - 特許庁

The semiconductor device includes: a transistor having a source-drain region selectively formed in the semiconductor substrate; an interlayer film covering the semiconductor substrate, a capacitor formed on the interlayer film and having a bottom electrode; and a contact plug including a metal in contact with the source-drain region of the transistor and the bottom electrode of the capacitor in the interlayer film.例文帳に追加

半導体基板中に選択的に形成されたソース・ドレイン領域を有するトランジスタと、 前記半導体基板を覆う層間膜と、 前記層間膜上に形成され、下部電極を有するキャパシタと、 前記層間膜中に前記トランジスタの前記ソース・ドレイン領域と前記キャパシタの下部電極とに接している金属から成るコンタクトプラグとを有する半導体装置。 - 特許庁

In the image reading apparatus for reading a manuscript, a manuscript illumination system includes a first light source for emitting light at least in a visible region, a second light source for emitting light in an non- visible region, and a light guiding plate having first and second light guiding patterns for guiding the light to the whole illuminating plane while the light sources are mounted on the edge face.例文帳に追加

原稿を読み取るための画像読取装置において、原稿照明ユニットは、少なくとも可視領域において発光を行なう第１の光源と、非可視光領域で発光を行なう第２の光源と、これらの光源を端面に配設し、前記第1と第２の光源からの光を発光面全体にそれぞれ導くための第1と第２の導光パタ−ンを有する導光板を有する。 - 特許庁

Each of the memory cells 50 in the nonvolatile semiconductor storage device comprises an n-type source region 16a and a drain region 16c that are formed on the main surface of a semiconductor substrate 1; and stack gate electrodes 37a, 37b mutually independently formed on the main surface of the semiconductor substrate 1 sandwiched between the source and drain regions 16a, 16c.例文帳に追加

本発明の不揮発性半導体記憶装置におけるメモリセル５０の各々は、半導体基板１の主表面に形成されたｎ型のソース領域１６ａおよびドレイン領域１６ｃと、ソース領域１６ａとドレイン領域１６ｃとに挟まれる半導体基板１の主表面上に、互いに独立して形成されたスタックゲート電極３７ａ、３７ｂとを備えている。 - 特許庁

To prevent abnormal output from a signal insulating means and to properly perform communication for a vehicle and controlling by a microcomputer when the voltage of a power source drops in switching on and switching off of the power source in a communication control device for a vehicle in which an insulation boundary including the signal insulating means, a digital isolator in particular, is set between a high voltage region and a low voltage region.例文帳に追加

高電圧域と低電圧域との間に、信号絶縁手段、とくにデジタルアイソレータを備えた絶縁境界が設定されている車両用通信制御装置において、電源投入や遮断時などの電源電圧低下時に、信号絶縁手段からの異常な出力を防止し、車両の通信やマイコンでの制御を正常に行うことができるようにする。 - 特許庁

According to the semiconductor device and a method of manufacturing the same, one of source/drain regions and a part of a channel region are provided on the top of an embedded oxide film formed on the top of a semiconductor substrate, and the other of the source/drain regions and the other part of the channel region are provided on the top of an Si epitaxial layer formed on the top of the semiconductor substrate.例文帳に追加

本発明に係る半導体素子及びその製造方法は、ソース／ドレーン領域のうちいずれか一つとチャンネル領域の一部は半導体基板の上部に形成された埋込酸化膜の上部に備えられ、ソース／ドレーン領域のうち他の一つとチャンネル領域の残りは半導体基板の上部に形成されたＳｉエピタキシャル層の上部に備えられる。 - 特許庁

A plurality of gate lines 41 formed under a gate insulating film and a plurality of source lines 42 formed on the gate insulating film are provided in a frame region PF in a peripheral part of a display region, and an interconnect wiring part 50 for electric connection between the gate lines 41 and he source lines 42 is disposed in a notch 54 formed in a common line 40.例文帳に追加

表示領域の周辺部の額縁領域ＰＦに、ゲート絶縁膜の下部に形成された複数のゲート配線４１と、ゲート絶縁膜の上に形成された複数のソース配線４２と、を備え、前記ゲート配線４１とソース配線４２との間の電気的接続を行う繋ぎ換え配線部５０を前記コモン配線４０に形成した切り欠き部５４内に配置する。 - 特許庁

The thin film transistor having at least a gate electrode, a semiconductor layer, a source electrode and a drain electrode formed on a support is fabricated through a step for forming an insulating region exhibiting repellence to electrode material, and a step for forming the source electrode and the drain electrode by feeding a fluid electrode material to the insulating region and dividing the fluid electrode material at the insulating region.例文帳に追加

支持体上に、少なくともゲート電極、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタにおいて、電極材料反発性を有する絶縁性領域を形成する工程、次いで、該絶縁性領域に流動性電極材料を供給して、該流動性電極材料が前記絶縁性領域で分断されることにより、該ソース電極及び該ドレイン電極の各々が形成される工程を経て、製造されたことを特徴とする薄膜トランジスタ。 - 特許庁

Each of the field-effect transitor cells 20 has a structure of a MOSFET and a drain region 2 and a source region 3 are formed on the main surface of the P-type silicon substrate 1 with spacing and a gate electrode 16 is formed on the channel part 4 between both regions 2, 3 through a gate insulating film 5.例文帳に追加

各電界効果型トランジスタセル２０は、ＭＯＳＦＥＴの構造を有し、ｐ形シリコン基板１の主表面側にドレイン領域２とソース領域３とが離間して形成され、両領域２，３間のチャネル部４上にゲート絶縁膜５を介してゲート電極１６が形成されている。 - 特許庁

The impurities 110 are introduced into a silicon substrate 101 using a silicon nitride film pattern 107 and a polycrystal silicon film pattern 108 as a mask, a high concentration impurity diffusion layers of an N type (N^+ type diffusion layers 111, 112) are formed at positions of a source region and a drain region of the MOS transistor.例文帳に追加

シリコン基板１０１に、シリコン窒化膜パターン１０７、多結晶シリコン膜パターン１０８をマスクにして、不純物１１０を導入し、ＭＯＳ型トランジスタのソース領域、及びドレイン領域の位置に、Ｎ型の高濃度不純物拡散層（Ｎ^+型拡散層１１１、１１２）を形成する。 - 特許庁

In the manufacturing method of the semiconductor device; an inter-layer insulating film 9 is formed on the entire surface on a semiconductor substrate 1, the inter-layer insulating film 9 is selectively etched thereafter, and contact holes 10 and 11 are formed for respectively partially exposing a polysilicon resistance layer 4, a source region 7 and a drain region 8.例文帳に追加

半導体基板１上の全面に層間絶縁膜９を形成し、その後当該層間絶縁膜９を選択的にエッチングし、ポリシリコン抵抗層４，ソース領域７及びドレイン領域８をそれぞれ一部露出させるコンタクトホール１０，１１を形成する。 - 特許庁

Capacity wiring MM (Cs) is arranged to constitute a capacity Cs with at least one of the drain region SD of the transfer transistor Tx, a source region SD of a reset transistor Res, the gate electrode layer GE of the amplifier transistor Ami, and the conductive elements.例文帳に追加

容量配線ＭＭ（Ｃｓ）は、転送トランジスタＴｘのドレイン領域ＳＤ、リセットトランジスタＲｅｓのソース領域ＳＤ、増幅トランジスタＡｍｉのゲート電極層ＧＥ、および導電性要素のうち少なくとも１つと容量Ｃｓを構成するように配置されている。 - 特許庁

After forming a capacitor 700 of the DRAM, silicide layers 19a, 19b are formed on N+ type source/drain regions 41c, 41d of the MOSFETs 200c, 200d, and 200e disposed in a peripheral circuit region 2000 and in a logic circuit region 3000.例文帳に追加

ＤＲＡＭのキャパシタ７００を形成した後、周辺回路領域２０００およびロジック回路領域３０００に位置するＭＯＳ電界効果トランジスタ２００ｃ、２００ｄ、２００ｅのＮ^+型ソース／ドレイン領域４１ｃ、４１ｄ上に、シリサイド層１９ａ、１９ｂを形成する - 特許庁

In the cross-section along a region between word lines 8 and 8, a trench isolation oxide film 2 is formed on the surface of a semiconductor substrate 1 and source liens 3a and 18a and bit lines 3b and 18b are formed in an element forming region between the trench isolation oxide films 2.例文帳に追加

ワード線８とワード線８とによって挟まれた領域に沿った断面において、半導体基板１の表面にトレンチ分離酸化膜２が形成され、そのトレンチ分離酸化膜２によって挟まれた素子形成領域にソース線３ａ、１８ａとビット線３ｂ、１８ｂが形成されている。 - 特許庁

An N type region is formed which is contacted with part of a gate oxide film and a field oxide film formed between source and drain electrodes, and which has an impurity concentration higher than an N type impurity concentration of an SOI substrate until the N type region is brought into contact with an N type diffusion layer contacted with the drain electrode.例文帳に追加

ゲート酸化膜の一部及びソース電極とドレイン電極間に構成されたフィールド酸化膜に接触し、ドレイン電極に接するＮ型拡散層に接触するまで、ＳＯＩ基板のＮ型の不純物濃度よりも高い不純物濃度を有するＮ型の領域を形成する。 - 特許庁

The DMAC 302 starts the DMA transfer when the register setting by the master 301 ends, reads data of the DMA transfer source region which has been read out in advance into the look-ahead process unit 303, and transfers them to a DMA transfer destination region in the resource 304.例文帳に追加

ＤＭＡＣ３０２は、マスタ３０１によるレジスタ設定が終わればＤＭＡ転送を開始し、先行読み出し処理部３０３上に既に先行読み出ししているＤＭＡ転送元領域のデータを読み出し、リソース３０４上のＤＭＡ転送先領域に転送する。 - 特許庁

To provide a high voltage transistor of a flash memory which can obtain an uniform and constant saturation current independent of the number of contact holes, in a source/drain junction of a DDD structure which is made up of a high concentration impurity region and a low concentration impurity region surrounding it.例文帳に追加

高濃度不純物領域とこれを取り囲む低濃度不純物領域とからなるＤＤＤ構造のソース／ドレイン接合部においてコンタクトホールの個数と関係なく均一且つ一定の飽和電流を得ることが可能なフラッシュメモリ素子の高電圧トランジスタを提供する。 - 特許庁

To provide a thermal conductivity estimating apparatus or the like, for directly estimating thermal conductivity only from measurement data in the region of interest, without generating temperature distribution by artificial means using an external heat source, when the temperature field is already formed at the region of interest in a measurement target.例文帳に追加

測定対象物の関心領域に既に温度場が形成されている場合において、外部熱源により人工的に温度分布を生じさせることなく、関心領域内の測定データのみから熱伝導率を直接的に推定できる熱伝導率推定装置等を提供する。 - 特許庁

In the semiconductor device where an MOSFET is fabricated by injecting impurities, respectively, into the body part and the source-drain part of an SOI layer (Si active layer region) in an SOI substrate, a gate electrode is formed on the Si active layer region through a gate insulation film.例文帳に追加

ＳＯＩ基板におけるＳＯＩ層（Ｓｉ活性層領域）のボディ部，ソース・ドレイン部に各々の不純物を注入してＭＯＳＦＥＴを構成した半導体装置において、前記Ｓｉ活性層領域上に対しゲート絶縁膜を介してゲート電極を形成する。 - 特許庁

The document reader is provided with at least two flicker sensors, that is, a flicker sensor 6a that senses a wavelength region with an afterglow property and a flicker sensor 6b that senses a wavelength region without any afterglow property in order to correct the afterglow property of a phosphor used for a fluorescent light (light source 7) together with the wavelength dependence of the afterglow property.例文帳に追加

蛍光灯（光源７）に使用される蛍光体の残光特性の波長依存性を含めた補正を行うため、残光性のある波長領域を検出するフリッカセンサ６ａと非残光性の波長領域を検出するフリッカセンサ６ｂの少なくとも２個のフリッカセンサを設ける。 - 特許庁

Surfaces of the high-resistance SiC layer 2, p-type well region 3, and source region 6 are in smooth conditions by impurity-activation annealing with a carbon film that has been deposited or MCP, and the surface of the channel layer 5x that is subsequently grown by epitaxy is further smoothed.例文帳に追加

高抵抗ＳｉＣ層２とｐウェル領域３とソース領域６の表面は、カーボン膜を堆積した状態での不純物の活性化アニールやＭＣＰによって平滑な状態にあり、その後エピタキシャル成長されたチャネル層５ｘの表面はさらに平滑化されている。 - 特許庁

After forming the gate electrode layer 24 of polysilicon or the like as indicated by a broken line on the insulating film 20, an n^+-type source region 28 and an n^+-type drain region 30 are formed by an ion implantation processing with the lamination of the electrode layer 24 and the insulation film 20 and the insulating film 16 as masks.例文帳に追加

絶縁膜２０の上に破線で示すようにポリシリコン等のゲート電極層２４を形成した後、電極層２４及び絶縁膜２０の積層と絶縁膜１６とをマスクとするイオン注入処理によりＮ^＋型ソース領域２８及びＮ^＋型ドレイン領域３０を形成する。 - 特許庁

A removal region 7A for passing a first contact hole H1 connecting a gate electrode 3, a source electrode and a drain electrode of an MOS transistor T with a wiring layer 9 is formed to a hydrogen barrier film 7, and the first contact hole H1 is formed inside the removal region 7A.例文帳に追加

水素バリア膜７に、配線層９と、ＭＯＳトランジスタＴのゲート電極３、ソース電極及びドレイン電極とを接続する第一のコンタクトホールＨ１を通すための除去領域７Ａを形成し、この除去領域７Ａの内側に、第一のコンタクトホールＨ１を形成する。 - 特許庁

Finally, a drain region 8 and a source region 9 are formed by forming an insulating gate 6 of polysilicon layer, having substantially T-shaped cross-section through the silicon oxide film 5, while filling the trench 4 and performing ion implantation and annealing using the insulating gate 6 as a mask.例文帳に追加

次に、溝部４を埋め込むように、シリコン酸化膜５を介して断面略Ｔ字状のポリシリコン層から成る絶縁ゲート６を形成し、絶縁ゲート６をマスクとしてイオン注入及びアニール処理を行うことにより、ドレイン領域８及びソース領域９を形成する。 - 特許庁

To provide a manufacturing method of a silicon carbide semiconductor device which is free from an increase in electric resistance between a source electrode and a well region and can obtain a stable low-resistance contact region if a silicon carbide layer for forming a channel layer is either over-etched or under-etched.例文帳に追加

チャネル層を形成するための炭化珪素層のエッチングが、オーバエッチング又はアンダーエッチングのいずれの場合であっても、ソース電極とウェル領域間の電気抵抗の増大が無い、安定した低抵抗のコンタクト領域を得ることができる炭化珪素半導体装置の製造方法を提供する。 - 特許庁

A polarization converting element 25A is equipped with polarization converting elements 25U and 25D having the longitudinal direction along the Z direction and a polarization converting element 25M having the longitudinal direction along the X direction and disposed between the devices 25U and 25D, and the images of the light emitting part of the light source are included in a stripe effective incident region (hatched region).例文帳に追加

偏光変換素子２５Ａは、要素の長手方向がＺ方向の偏光変換素子２５Ｕ及び２５Ｄと、これらの間に配置され要素の長手方向がＸ方向の偏光変換素子２５Ｍとを備え、光源の発光部像が帯状有効入射領域（ハッチング部）に収まる。 - 特許庁

A display image generation part 26e generates, as a display image, an image wherein a pixel size of the region other than the region of interest in the detailed image is made equal to the pixel size of the source of division to the divided pixel size, and a system control part 28 allows a display part 22 to display the display image.例文帳に追加

表示画像生成部２６ｅは、詳細画像における関心領域外の領域の画素サイズが、分割画素サイズの分割元の画素サイズと同一とした画像を表示画像として生成し、システム制御部２８は、表示画像を表示部２２にて表示させる。 - 特許庁

A U-shaped fin 305 is formed on an insulating layer 301 which resides on a substrate 360; a gate dielectric layer 362 and a gate electrode 363 are formed on one part of the fin; and a source region 403 and a drain region 404 are formed on both sides of the U-shaped fin 305.例文帳に追加

基板３６０上にある絶縁層３０１上にＵ字形フィン３０５が形成され、その一部の上にゲート誘電体層３６２及びゲート電極３６３が形成され、ソース領域４０３及びドレイン領域４０４が、Ｕ字形フィン３０５の両側に形成される。 - 特許庁

A radiation source includes a chamber, a fuel supply configured to supply a fuel to a plasma formation region in the chamber, and a laser configured to emit a radiation beam to the plasma formation region so that plasma for emitting extreme ultraviolet radiation is generated when the radiation beam impacts the fuel.例文帳に追加

放射ソースは、チャンバと、チャンバ内のプラズマ形成部位に燃料を供給するように構成された燃料供給と、放射ビームが燃料と衝突した場合に極端紫外線を放つプラズマが生成されるようにプラズマ形成部位に放射ビームを放つように構成されたレーザとを含む。 - 特許庁

In the method of manufacturing a semiconductor device using CMOS structure, the above theme is solved by the method of manufacturing a semiconductor device including a process of implanting ions for formation of each region, sharing a mask for formation of a well region and formation of source/drain regions.例文帳に追加

ＣＭＯＳ構造を用いた半導体装置の製造方法において、ウェル領域形成とソース／ドレイン領域形成のためのマスクを共用し、それぞれの領域形成のためのイオンを垂直に注入する工程を含む半導体装置の製造方法により上記課題を解決する。 - 特許庁

In a method for manufacturing a semiconductor device for forming two electrodes on a semiconductor substrate and a source region at a region being sandwiched by the gate electrodes in self-aligned manner, a thermal oxidation process for thermally oxidizing the sidewall of the gate electrodes is made before the process for forming a TEOS film.例文帳に追加

半導体基板上に２つのゲート電極を形成し、該ゲート電極に挟まれた領域に自己整合的にソース領域を形成する半導体装置の製造方法において、ＴＥＯＳ膜形成工程前に、該ゲート電極の側壁を熱酸化する熱酸化工程を行なう。 - 特許庁

A hydrogen barrier film 7 has a removal region 7A formed to bore a first contact hole H1 connecting the gate electrode 3, source electrode, and drain electrode of a MOS transistor T to a wiring layer 9, and the first contact hole H1 is formed inside the removal region 7A.例文帳に追加

水素バリア膜７に、配線層９と、ＭＯＳトランジスタＴのゲート電極３、ソース電極及びドレイン電極とを接続する第一のコンタクトホールＨ１を通すための除去領域７Ａを形成し、この除去領域７Ａの内側に、第一のコンタクトホールＨ１を形成する。 - 特許庁

The transducer has a photodiode and an insulation gate-type transistor; the embedded region 8 of high impurity concentration for collecting charges generated in the photodiode is arranged, in a well 13 below the gate electrode of the transistor; and the embedded region 8 is self-matched with the source side end part of the gate electrode 2.例文帳に追加

フォトダイオードと絶縁ゲート型トランジスタを有し、そのトランジスタのゲート電極下方のウエル１３内に、フォトダイオードで発生した電荷を集めるための高不純物濃度の埋め込み領域８を設け、その埋め込み領域８をゲート電極２のソース側端部に自己整合させる。 - 特許庁

A pixel TFT part, having a reverse stagger type n-channel type TFT and a liquid crystal display device having holding capacity, can be realized with three-time photolithographic processes by forming a pixel electrode 127, a source region 123 and a drain region 124 by means of three photomasks.例文帳に追加

３枚目のフォトマスクにより画素電極１２７、ソース領域１２３及びドレイン領域１２４の形成を行うことにより、３回のフォトリソグラフィー工程で、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。 - 特許庁

After narrowing and thinning the electrode layer 24 as indicated by a solid line by an isotropic etching processing, an n^--type source region 32 and an n^--type drain region 34 are formed by the ion implantation processing with the lamination of the electrode layer 24 and the insulating film 20, and the insulating film 16 as the masks.例文帳に追加

等方性エッチング処理により電極層２４を実線で示すように細く且つ薄くした後、電極層２４及び絶縁膜２０の積層と絶縁膜１６とをマスクとするイオン注入処理によりＮ^−型ソース領域３２及びＮ^−型ドレイン領域３４を形成する。 - 特許庁

The light controlling layer may be formed almost all over the back face of the substrate from the side where a light source 6 such as a cold cathode tube or the like is disposed to the other side, in particular, may be continuously formed almost all over the region where the display part is formed, or may be formed only in the region corresponding to the display part.例文帳に追加

調光層は、冷陰極管等の光源６のある側から他の側へと基板の裏面の略全面、特に、表示部が形成されている領域の略全域に渡って連続的に形成されていてもよいし、表示部に対応する部分のみに形成されていてもよい。 - 特許庁

Some p-type base regions 12 of the p-type base regions 10 and 12 without any n-type source region 3 are electrically connected with an emitter electrode 7 via contact holes 11 provided in the vicinity of the terminal ends of the trenches 21 and provided on the both sides of a gate runner 14 in an active region.例文帳に追加

そして、ｎ型ソース領域３のないｐ型ベース領域１０，１２のうちの一部のｐ型ベース領域１２とエミッタ電極７とを、トレンチ２１の終端部近傍と活性領域内のゲートランナー１４の両脇にそれぞれ設けたコンタクトホール１１を介して、電気的に接続する。 - 特許庁

The fuse 12 for discrimination belonging to a chip region CHIPf specified through a pre-test SORT 1 before the fuse-cut process is cut by the fuse-cut process, after that, at the time of post test SORT 2, abnormality of the power source supply system in this specified chip region CHIPf is detected.例文帳に追加

ヒューズカット工程以前のプリテストＳＯＲＴ１を経て特定されたチップ領域ＣＨＩＰｆに属する判定用ヒューズ１２をヒューズカット工程にてカットし後のポストテストＳＯＲＴ２に際しこの特定のチップ領域ＣＨＩＰｆにおける電源供給系の異常を検出させる。 - 特許庁

In a diffraction element, on the main face thereof a diffraction grating, which divides an emitted light beam from a light source into a main beam and two or more sub-beams, is formed, a diffraction element, which is provided with a light-passing region in the vicinity of the region of the diffraction grating which generates the sub-beams, is used.例文帳に追加

光源からの出射光を主ビームと２以上の副ビームに分割する回折格子が主面に形成された回折素子において、前記副ビームが形成される前記回折格子の領域近傍に光透過領域を設けた回折素子を使用する。 - 特許庁

To provide a method of manufacturing a semiconductor device, which is capable of forming a side wall without producing a dent on the surface of a substrate at the side wall of a gate electrode so as to stabilize the formation positions of diffusion layer regions, such as a source region, a drain region, etc., and to obtain a semiconductor device uniform in element characteristics.例文帳に追加

ゲート電極側壁の基板表面に掘れを発生させることなくサイドウォールを形成することが可能で、これによりソース／ドレインなどの拡散層領域の形成位置が安定化して素子特性が均一な半導体装置を得ることが可能な製造方法を提供する。 - 特許庁