「source-region」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The shunt FET 1A has a gate electrode 30 on a gate region 34 inside a contact layer 17, a source electrode 31 and a drain electrode 32 on both sides of the gate electrode 30 on the contact layer 17, and a pair of recesses 35 on both sides of the gate region 34.例文帳に追加

シャントＦＥＴ１Ａは、コンタクト層１７内のゲート領域３４上にゲート電極３０を有し、コンタクト層１７上のゲート電極３０の両側にソース電極３１およびドレイン電極３２を有し、ゲート領域３４の両側に一対のリセス３５を有する。 - 特許庁

A transistor HVTr includes: a gate insulating film 13 formed on a semiconductor substrate 11; a gate electrode 14 formed on the gate insulating film 13; and a source region 15 and a drain region 16 formed in the semiconductor substrate 11 on both sides of gate electrode 14.例文帳に追加

トランジスタＨＶＴｒは、半導体基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたゲート電極１４と、ゲート電極１４の両側の半導体基板１１内に形成されたソース領域１５及びドレイン領域１６とを有する。 - 特許庁

The semiconductor device 1 further includes a semiconductor region which becomes a source or a drain formed on the semiconductor substrate 1 at both sides of the gate electrode 4, and the stress liner film 3 formed by covering the semiconductor region, the lower stage of the element isolation insulating film 2, and the gate electrode 4.例文帳に追加

この半導体装置１は、ゲート電極４の両側の半導体基板１に形成されたソースあるいはドレインとなる半導体領域と、半導体領域、素子分離絶縁膜２の下段部、およびゲート電極４を覆って形成されたストレスライナー膜３とをさらに備えている。 - 特許庁

In this ion implantation method, ions emitted from an ion source are made to pass through a mask 2 having an opening figure similar to a desired ion implantation region to form a pattern ion beam 4, and the ion beam is projected to the desired region of a wafer 7 with no resist applied, to introduce the ions.例文帳に追加

イオン源から放出したイオンを所望のイオン注入領域と略相似形の開口を有するマスク２に通過させてパターンイオンビーム４を形成し、このイオンビームをレジストが塗布されてないウェハ７の所望の領域に投射して、イオンを導入するイオン注入方法。 - 特許庁

The organic ferroelectric memory 100 comprises a polysilicon layer 40 having a source region 42 and a drain region 44, an organic ferroelectric layer 50 formed on the polysilicon layer 40, and a gate electrode 60 formed on the organic ferroelectric layer 50.例文帳に追加

本発明にかかる有機強誘電体メモリ１００は、ソース領域４２およびドレイン領域４４を有するポリシリコン層４０と、前記ポリシリコン層４０の上方に形成された有機強誘電体層５０と、前記有機強誘電体層５０の上方に形成されたゲート電極６０と、を含む。 - 特許庁

Isolation of a source region and a drain region is performed simultaneously with formation of a local interconnect by the gate electrode sidewall conductive film 120 by removing the gate electrode sidewall conductive film 120 appropriately through anisotropic etching selective for the gate electrode sidewall insulating film 119.例文帳に追加

このゲート電極側壁導電膜１２０をゲート電極側壁絶縁膜１１９に対して選択性のある異方性エッチングにより適宜除去することにより、ソース領域とドレイン領域との分離及びゲート電極側壁導電膜１２０による局所配線の形成が同時に行なわれる。 - 特許庁

After etching the dielectric film pattern 110a exposed by the polysilicon film pattern 120b, a source region 134a/a drain region 134b having a vertical profile are formed by means of the ion implantation of impurities into the substrate by using the polysilicon film pattern as a mask.例文帳に追加

ポリシリコン膜パターン１２０ｂにより露出される誘電膜パターン１１０ａをエッチングした後、ポリシリコン膜パターンをマスクとして用いて、基板に不純物をイオン注入することにより、垂直プロファイルを有するソース領域１３４ａ／ドレーン領域１３４ｂを形成する。 - 特許庁

The element isolation insulating film 132 is formed thicker than the element isolation insulating film 134, and in the n-type source side diffusion region 114, the peak concentration section having a highest impurity concentration is formed in a deeper position than in the n-type drain side diffusion region 112.例文帳に追加

ここで、素子分離絶縁膜１３２が素子分離絶縁膜１３４よりも膜厚が厚く形成され、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分が深い位置に形成されている。 - 特許庁

A feedback inverter 4 of a latch circuit 1 is configured from MOS transistors whose well region is connected to a power source or grounded, and a transfer gate 2 and an output inverter 3 are configured from a dynamic threshold MOS transistor in which a well region and a gate are connected to each other.例文帳に追加

ラッチ回路１の帰還用インバータ４は、ウェル領域が電源に接続または接地されたＭＯＳトランジスタから構成され、トランスファーゲート２および出力用インバータ３は、ウェル領域とゲートとが接続されたダイナミック・スレッショルドＭＯＳトランジスタから構成されている。 - 特許庁

Since the silicide region of nickel or nickel alloy hardly extends in the crystal orientation <100>, the semiconductor device is obtained in which an off-leak current hardly increase, even if the silicide region of nickel or nickel alloy is formed on the source and drain of the n-channel MISFET, the semiconductor device is obtained in which an off-leak current hardly increases.例文帳に追加

結晶方位＜１００＞の方向には、ニッケルまたはニッケル合金のシリサイド領域は延伸しにくいため、ｎチャネルＭＩＳＦＥＴのソースおよびドレインにニッケルまたはニッケル合金のシリサイド領域を形成する場合であっても、オフリーク電流が増加しにくい半導体装置が得られる。 - 特許庁

The source and drain regions are at least partially formed by a second material of which an effective lattice constant is smaller than that of the first material, are arranged at both the sides of the channel region in a semiconductor layer, and the second material induces tensile stress to the channel region.例文帳に追加

ソース領域およびドレイン領域は、実効的な格子定数が第１材料よりも小さい第２材料から少なくとも一部が形成され、半導体層内のチャネル領域の両側に配置され、第２材料はチャネル領域に引っ張り応力を誘起する。 - 特許庁

To provide a semiconductor device which further reinforces durability against surge due to ESD (electrostatic discharge) or the like by mitigating the concentration of a current (carrier) near the outer periphery of an element region while having the element region formed of a source layer and a drain layer alternately.例文帳に追加

ソース層とドレイン層とが交互に形成された素子領域を有していながら、該素子領域の外周付近での電流（キャリア）の集中を緩和して、ＥＳＤ（静電気放電）等に起因するサージに対する耐性のさらなる強化を図ることのできる半導体装置を提供する。 - 特許庁

To provide a semiconductor device and a method for manufacturing the same which can enhance an isolation breakdown strength between a source region and a drain region of a planar gate type MOSFET and a semiconductor substrate without increasing an on resistance Ron of a trench gate type VDMOSFET.例文帳に追加

トレンチゲート型ＶＤＭＯＳＦＥＴのオン抵抗Ｒonを増大させることなく、プレーナゲート型ＭＯＳＦＥＴのソース領域およびドレイン領域と半導体基板との間の分離耐圧を向上させることができる、半導体装置およびその製造方法を提供するこ。 - 特許庁

To provide a method for manufacturing semiconductor device which prevents the protrusion of a silicide film formed in a source/drain contact region toward a silicon substrate side, wherein a driving force is given by giving stress to a channel region, and avoids the occurrence of a junction leakage defect and a gate leakage defect, and a manufactured semiconductor.例文帳に追加

チャネル領域に応力を与えるため、ソース・ドレイン・コンタクト領域に形成されるシリサイド膜がシリコン基板側に突出することを防ぎ、接合リーク不良の発生やゲートリーク不良の発生を回避する半導体装置の製造方法及び製造された半導体装置の提供。 - 特許庁

Furthermore, with a low voltage detection circuit for securing an access time of the management region, and a flag value is confirmed before the write-in of the management area, so that power source interruption can be prevented from occurring during data management region write-in, and so that data structure breakdown in the external recording medium can be prevented.例文帳に追加

さらに、管理領域のアクセス時間を保証する低電圧検出回路を設け、管理領域の書込み前にはフラグ値を確認することで、データ管理領域書込み中に電源遮断が発生しない仕組みとし、外部記録メディア内のデータ構造破壊を防止する。 - 特許庁

To provide a semiconductor device, capable of allowing a longitudinal direction electric current to easily flow by eliminating trouble caused by the concentration of impurities in a channel-forming region, at the edge of a source region concerning a trench gate and a planar gate, and to provide a method for manufacturing the semiconductor device.例文帳に追加

新規な構成にてトレンチゲート部とプレーナゲート部におけるソース領域のエッジでのチャネル形成領域の不純物濃度に起因する不具合を解消して縦方向の電流を流しやすい半導体装置および半導体装置の製造方法を提供する。 - 特許庁

The present apparatus (35) includes a substrate (80) having a plasmon resonant surface on which the sample (82) is supported, a source of a beam of light, and a lens assembl having a tip region and a nanolens (62), and the nanolens (62) is composed of one or more plasmon resonance particles (PRPs) on the tip region.例文帳に追加

この装置（３５）は、サンプル（８２）が支持されているプラズモン共鳴表面を有する基板（８０）、光ビーム源、ならびにチップ領域およびナノレンズ（６２）を有するレンズアセンブリを有し、このナノレンズ（６２）は、そのチップ領域上の１つ以上のプラズモン共鳴粒子（ＰＲＰ）からなる。 - 特許庁

In a light guide plate that guides light from the light source to both side faces, a primary reflective layer is provided at a region within the surface of the plate of one hand, and a second reflective layer is provided on the surface of the plate of the other hand, at a region different from the one behind the foregoing part.例文帳に追加

光源からの光を双方の面側に導く導光板において、その一方の基板面のうちの一部の領域に第１反射層を設けるとともに、他方の基板面のうち、前記一部の領域に背後する領域とは異なる領域に第２反射層を設ける。 - 特許庁

In order to increase an effective channel length and avoid the concentration of an electric field on a corner of a gate, a recessed portion is formed in a channel region, a protective oxide film is formed on the recessed portion, and a low-concentration source/drain region is formed under the protective oxide film.例文帳に追加

有効チャンネル長（ｅｆｆｅｃｔｉｖｅ ｃｈａｎｎｅｌ ｌｅｎｇｔｈ）を増加させ、ゲートの角部分での電界の集中を避けるために、チャンネル領域に凹部を形成し、凹部上に保護酸化膜を形成し、保護酸化膜の下部に低濃度ソース/ドレイン領域を形成する。 - 特許庁

The local exhaust ventilation system comprises switching means that switches between a raw material supply part for supplying source gas for thin-film formation and a local ventilation part for discharging dust generated within the local ventilation region by etching, one of which communicates with a flow channel leading to the local ventilation region.例文帳に追加

局所排気装置は、局所排気領域に繋がる流路を、薄膜形成用の原料ガスを供給する原料供給部と、エッチングにより局所排気領域内に発生したダストを排出する局所排気部とに切り換えて連通させる切換手段を備える。 - 特許庁

A light-shielding film 2 having a mesh structure in which a light-shielding material 21 is disposed like a mesh is disposed on the main surface of an interlayer insulating film 1 corresponding to the upper portion of an n-type source region 104 and a p-type impurity region 105 which constitute a photodiode PD.例文帳に追加

フォトダイオードＰＤを構成するＮ型ソース領域１０４およびＰ型不純物領域１０５の上部に対応する層間絶縁膜１の主面上には、遮光体２１が網目状に配設されて網目状構造を有する遮光膜２が配設されている。 - 特許庁

The semiconductor layer 3 includes P^--type drift layers 7 and N^--type resurf layers 8 that are alternately disposed on the silicon substrate 2, an N-type base region 9 formed on the drift layers 7 and the resurf layers 8, and P^+-type source regions 10 formed in surface portions of the base region 9.例文帳に追加

半導体層３は、シリコン基板２の上に、交互に配列されたＰ^-型のドリフト層７およびＮ^-型のリサーフ層８、ドリフト層７およびリサーフ層８の上に形成されたＮ型のベース領域９、ならびにベース領域９の表層部に形成されたＰ^+型のソース領域１０を含んでいる。 - 特許庁

After a passivation film 6 is formed and a contact hole c for taking out an electrode are formed, the depression type transistor side is coated with a resist material r, impurity ions are implanted into the enhancement type transistor side using the gate electrode 5e as a mask, and thus an n-type source region 7 and a drain region 8 are formed.例文帳に追加

パッシベーション膜６を成膜し、電極取り出し用コンタクトホールｃを形成した後、デプレッション型トランジスタ側をレジスト材ｒで被覆し、ゲート電極５ｅをマスクにしてエンハンスメント型トランジスタ側に不純物イオンを打ち込み、ｎ型のソース領域７とドレイン領域８を形成する。 - 特許庁

Each thin film transistor 11 and 12 is provided with island-like crystalline polysilicon films 4b and 4c which are formed on the glass substrate 1 through a base film 2, and in which a channel region and a source/drain region are respectively formed and gate electrodes 6a and 6b formed on the polysilicon films 4b and 4c through insulating films 5.例文帳に追加

各薄膜トランジスタは、ガラス基板１上に下地膜２を介して形成されチャネル領域とソース／ドレイン領域とが形成される島状の結晶化ポリシリコン膜４ｂ，４ｃと、ポリシリコン膜４ｂ，４ｃ上に絶縁膜５を介して形成されたゲート電極６ａ，６ｂとを備える。 - 特許庁

It also includes a step in which a first oxide film is formed by thermally oxidizing the exposed upper part of a source region 3 and the upper part of p+ contact region 5, and at the same time, an oxide film 16 which is thicker than the first oxide film is formed by thermally oxidizing the exposed upper part of gate electrode 7.例文帳に追加

露出されたソース領域３上部およびｐ＋コンタクト領域５上部を熱酸化して第１の酸化膜を形成するとともに、露出されたゲート電極７上部を熱酸化して、第１の酸化膜の膜厚よりも厚い酸化膜１６を形成する工程を備える。 - 特許庁

Two kinds of p-type impurities of boron having higher solid solubility with respect to silicon, and indium having lower solid solubility with respect to silicon, are diffused into a body region 10 while the ratio of concentration of indium in a site near the source diffusion layer 12a of the body region 10 is specified so as to be higher than that in the other sites.例文帳に追加

シリコンに対する固溶限度のより高いボロンとより低いインジウムとの２つのＰ型不純物をボディ領域１０に拡散するとともに、そのボディ領域１０のソース拡散層１２ａ近傍の部位におけるインジウムの濃度比を該ボディ領域１０の他の部位に比して高くする。 - 特許庁

When producing a mask 7 for correction exposure, first of all, a source pattern region 21 on a wafer 8 and a peripheral rear scattering region 22 thereof are divided into sub-fields 20, sufficiently smaller than the distribution radius of smaller of Gaussian distributions, and the area rate of a non-pattern part in each of sub-fields 20 is calculated.例文帳に追加

補正露光用マスク７の作製時には、まず、ウェハ８上の原パターン領域２１及びその周辺の後方散乱領域２２を、ガウス分布の小さい方の分布半径よりも十分小さいサブフィールド２０に区分し、各サブフィールド２０での非パターン部の面積率を算出する。 - 特許庁

A select gate 6 and a floating gate 7 are formed on a silicon substrate 1 through gate oxide films 5 and 4, a drain region 2 is formed on the side of the floating gate 7, a source region 3 is formed on the side of the select gate 6, and a diffusion layer 11 is formed in the silicon substrate 1 located between the gates 6 and 7.例文帳に追加

シリコン基板１上に、ゲート酸化膜５，４を介して選択ゲート６，浮遊ゲート７が形成され、浮遊ゲート７の側方にドレイン領域２が、選択ゲート６の側方にソース領域３が、各ゲート６，７間に位置するシリコン基板１内に拡散層１１がそれぞれ形成されている。 - 特許庁

Therefore, when a switching element 14 is operated by pushing the depressing member 13, the light from a light-emitting source which operates is made to pass through only a section region, where the wavelength of the light is made to pass through in a discriminated manner from the other light transmission section region to enable a bright display.例文帳に追加

従って、押下部材１３に対する押し込み操作により、スイッチ素子１４を作動させたとき、作動した発光源からの光は、他の光透過区分領域と区別して、当該光の波長が透過する区分領域のみを透過して明るく表示可能である。 - 特許庁

A polycrystalline silicon film 115 is deposited, the sidewall of the polycrystalline silicon film 115 is formed on the gate electrode sidewall of a PMOS through selective etching, and an external base region 120a of the NPN transistor and a source/drain region 120b of the PMOS are formed at the same time.例文帳に追加

次に、多結晶シリコン膜１１５を堆積し、選択的エッチングによってＰＭＯＳのゲート電極側壁に多結晶シリコン膜１１５のサイドウォールを形成し、ＮＰＮトランジスタの外部ベース領域１２０ａとＰＭＯＳのソース／ドレイン領域１２０ｂを同時に形成する。 - 特許庁

A semiconductor device comprises: a gate electrode 112 that is formed on an element region 101 of a semiconductor substrate via a gate insulating film 111; and source-drain regions 122 that are formed both sides of the gate electrode 112 in the element region 101 and contain an n-type impurity and carbon.例文帳に追加

半導体装置は、半導体基板の素子領域１０１の上にゲート絶縁膜１１１を介在させて形成されたゲート電極１１２と、素子領域１０１におけるゲート電極１１２の両側方に形成され、ｎ型不純物及び炭素を含むソースドレイン領域１２２とを備えている。 - 特許庁

To provide a document management device capable of computing each region ratio of a read image, storing the region ratio, a storage source and a storage place in relation to one another and presenting storage place candidates to a storage place list display device from approximation to the information in subsequent read operation.例文帳に追加

読み取り画像の各領域比率を算出し、該領域比率と格納元・格納先を関連づけて記憶しておき、以降の読み取り操作では該情報との近似から格納先候補を格納先一覧表示装置に提示することの出来る文書管理装置を提供する。 - 特許庁

When performing measurement in a wavelength region other than a deep ultraviolet region, ozone generated near the light source 21 is prevented from flowing into the spectroscope 30 by mounting the window plate unit 80 on the bulkhead 22, and erosion of the component can be prevented without replacement by gaseous nitrogen.例文帳に追加

深紫外域以外の波長域で測定を行う場合には、窓板ユニット８０を隔壁２２に取り付けることによって、光源２１付近で発生したオゾンが分光器３０へ流入するのを防止でき、窒素ガスによる置換を行うことなく部品の浸食を防止することができる。 - 特許庁

In the surface of the semiconductor substrate of a first conductivity type, there are an impurity region of a second conductivity type disposed below the channel and a high concentration impurity region of a first conductivity type which is disposed below the source and the drain and has a higher impurity concentration than that of the semiconductor substrate.例文帳に追加

第１導電型の半導体基板表面では、前記チャネルの下方に位置する第２導電型の不純物領域と、前記ソースおよびドレインの下方に位置し、前記半導体基板よりも不純物濃度の高い第１導電型の高密度不純物領域とを有する。 - 特許庁

Then, ion implantation using a second implantation mask 8 having an opening part with a width Ln (desirably, the value obtained by adding the twofold value of the spreading range in the lateral direction of ions in the region 6 to the width Lp) larger than the width Lp is performed to form an n-type source region 7.例文帳に追加

次に、幅Ｌｐよりも大きな幅Ｌｎ（望ましくは領域６のイオンの横方向の拡がり範囲の２倍値を幅Ｌｐに加えた値）の開口部を有する第２注入マスク８を用いたイオン注入を行うことで、ｎ型ソース領域７を形成する。 - 特許庁

To control a size of a gate electrode layer in processing and to control a regions of impurity diffusion layers (= a source region, a drain region) in a heat treatment step in particular when having a LDD structure as a gate length shortens with a MOS transistor made fine.例文帳に追加

ＭＯＳ型トランジスタの微細化に伴い、ゲート長が短くなり、特にＬＤＤ構造を有する場合には、加工時におけるゲート電極層の寸法制御性、また、熱処理工程時の不純物拡散層（＝ソース領域、ドレイン領域）の領域を制御することが重要となる。 - 特許庁

The test circuit includes: a contact chain 50 which contains a plurality of serially-connected contact resistances R; transistors TR in which a source region 17a is electrically connected to a connection point P of the adjacent contact resistances R; and a fuse 22 whose one end is electrically connected to a drain region 17b.例文帳に追加

直列に接続された複数のコンタクト抵抗Rを含むコンタクトチェーン５０と、隣り合うコンタクト抵抗Rの接続点Pに、ソース領域１７ａが電気的に接続されたトランジスタTRと、ドレイン領域１７ｂに一端が電気的に接続されたヒューズ２２とを有する試験回路による。 - 特許庁

Instead of an implanted heavy body and heat cycle, the invented process forms the transistor heavy body by etching a trench into the body region and filling the heavy body trench with a high conductivity material such as metal that makes contact to both the source and the body region.例文帳に追加

高量注入および熱サイクルの代わりに、トレンチを基体領域にエッチングして、その高重基体トレンチをその基体およびソース領域の双方にコンタクトを形成する金属のような高導電材料で充填することによってトランジスタの高重基体を形成する。 - 特許庁

A semiconductor film with large crystalline size is obtained by the method for fabricating the thin film transistor comprising applying layer beam to an island like noncrystalline semiconductor film on a insulation film, scanning the region irradiated with the laser beam to crystallize the island like noncrystalline semiconductor film, and forming an active layer including a source region, a drain region and a channel forming region.例文帳に追加

絶縁表面上の島状の非晶質半導体膜にレーザー光を照射し、該レーザー光を照射した領域を走査して前記島状の非晶質半導体膜を結晶化させ、該結晶化させた島状の半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成する薄膜トランジスタの作製方法であって、前記レーザー光は固体レーザーから連続発振されたレーザー光であることを特徴とする。 - 特許庁

In the method of manufacturing a thin film transistor having a channel region connected to at least a source region and a drain region and a gate electrode opposite to the channel region through a gate insulation film on a substrate, the process of forming the gate insulation film is to form a silicon oxide by the plasma chemical vapor deposition method with the substrate 205 fixed by a retaining member 206 above plasma generating electrodes 203.例文帳に追加

基板上に少なくともソース領域およびドレイン領域に接続するチャネル領域と、該チャネル領域にゲート絶縁膜を介して対峙するゲート電極とを備える薄膜トランジスタの製造方法において、前記ゲート絶縁膜の形成工程は、前記基板２０５をプラズマ発生させるための電極２０３上に押さえ部材２０６により固定した状態で、プラズマ化学気相堆積法によりシリコン酸化物を形成する。 - 特許庁

The lighting from the first light source 12 and the lighting from the second light source 13 are stacked on the first target region 22 and the luminance of the first and the second light sources 12 and 13 is so adapted to provide a relatively uniform lighting.例文帳に追加

前記第１の光源（１２）からの前記照明と前記第２の光源（１３）からの照明は前記第１のターゲット領域（２２）上で重なり、かつ、前記第１および第２の光源（１２、１３）の輝度は前記第１のターゲット領域（２２）に比較的均一な照明を提供するように適合される。 - 特許庁

A TFT 13 is constituted so that, at least the source electrode 17 is formed between the source electrode 17 and the drain electrode 17 of a TFT 13 in such a shape that the notches 17a recessed from the end edge in the direction to the inner part of the electrode are arranged on the end edge in the channel region side of the TFT 13.例文帳に追加

ＴＦＴ１３を、そのソース電極１７とドレイン電極１７のうち、少なくとも前記ソース電極１７が、前記ＴＦＴ１３のチャンネル領域側の端縁に、その端縁から電極内方向に凹入する切欠部１７ａが設けられた形状に形成された構成とした。 - 特許庁

A memory cell MC consisting of an access transistor ATr and a memory element ME electrically connected between a pair of source and drain regions of the access transistor ATr, includes a plurality of memory cell blocks MB sharing a source and drain region between adjacent memory cells MC and connected in series.例文帳に追加

アクセストランジスタＡＴｒと、アクセストランジスタＡＴｒの一対のソース・ドレイン領域間に電気的に接続された記憶素子ＭＥとからなるメモリセルＭＣが、隣接するメモリセルＭＣ間でソース・ドレイン領域を共有して複数個直列に接続されて構成されるメモリセルブロックＭＢを備えている。 - 特許庁

To provide a method of manufacturing a semiconductor device in manufacture of SJ-MOSFET by trench filling epitaxial technique, which does not isolate a p-column from a n-type source on a n-column without degrading on-resistance because of a drive diffusion in a n-type source region.例文帳に追加

トレンチ埋め込みエピ方式によるＳＪ−ＭＯＳＦＥＴの製造において、ｎ型ソース領域のドライブ拡散によりオン抵抗を悪化させることなく、ｐカラムとｎカラム上のｎ型ソース領域を分離させない半導体装置の製造方法を提供することができる。 - 特許庁

The particle size of the metal silicide layer 11b is smaller than a width W1c in a gate length direction in the source/drain region arranged between adjoining gate electrodes GE, being closest to each other in the gate length direction, among a plurality of source/drain regions of MISFETs formed on the main surface of the semiconductor substrate 1.例文帳に追加

半導体基板１の主面に形成された複数のＭＩＳＦＥＴのソース・ドレイン領域のうち、ゲート長方向に最も近接して隣り合うゲート電極ＧＥ間に配置されたソース・ドレイン領域のゲート長方向の幅Ｗ１ｃよりも、金属シリサイド層１１ｂの粒径が小さい。 - 特許庁