「wiring substrate」に関連した英語例文の一覧と使い方(167ページ目) - Weblio英語例文検索

The transistor Tr1 of an amplifier circuit 10 and diodes D1 and D2 of a bias circuit 20 are all arranged on one and the same semiconductor substrate, and covered with heat conduction wiring 30 formed of a metal material, etc. having good heat conduction.例文帳に追加

同一の半導体基板上に配置されている、アンプ回路１０のトランジスタＴｒ１とバイアス回路２０のダイオードＤ１及びダイオードＤ２とを、熱伝導の良好な金属材料等によって形成される熱伝導配線３０で覆う。 - 特許庁

Semiconductor configuration 23 each having re-wiring 32, columnar electrodes 33 and a sealing film 34 on a silicon substrate 24 are bonded spaced from each other on an adhesive layer 22 on a base plate 21 having a size corresponding to a plurality of semiconductor devices.例文帳に追加

複数の半導体装置に対応するサイズのベース板２１上の接着層２２上に、シリコン基板２４上に再配線３２、柱状電極３３および封止膜３４を設けてなる半導体構成体２３を相互に離間して接着する。 - 特許庁

Wiring 11 composed of aluminum (Al) and a passivation film 12 composed of silicon nitride (P-SiN) are formed on the electrode on a semiconductor substrate 10 composed of silicon (Si), and a barrier layer 13 composed of e.g. titanium (Ti) is formed on the surface thereof.例文帳に追加

シリコン（Ｓｉ）からなる半導体基板１０上の電極部に、アルミニウム（Ａｌ）からなる配線１１と窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜１２とをそれぞれ形成し、その表面には、例えばチタン（Ｔｉ）からなるバリア層１３を形成する。 - 特許庁

On the substrate 11, a microstrip line 25a formed with the dielectric film 20 therebetween, and drain lead wiring 25 that is formed on the dielectric film 20 and electrically connects the HFET 19 to the microstrip line 25a are provided.例文帳に追加

基板１１の上には、誘電体膜２０を介在させて形成されたマイクロストリップ線路２５ａと、誘電体膜２０の上に形成され、ＨＦＥＴ１９とマイクロストリップ線路２５ａとを電気的に接続するドレイン引き出し配線２５とを有している。 - 特許庁

To provide a multilayer wiring substrate and its manufacturing method, and a laser drill device for removing dross generated in a hole opening end for via hole formation by means of laser drill processing, without having to use special processes such as physical polishing and chemical polishing.例文帳に追加

ビアホール形成用の孔開口端に発生するドロスの除去を物理研磨や化学研磨等の専用工程を用いることなくレーザードリル加工で行う多層配線基板及びその製造方法、並びにレーザードリル装置を提供する。 - 特許庁

To provide a manufacturing method capable of surely obtaining a wiring board resistant to warp in a glass-ceramic-made substrate with little diffusion of Cu into the glass-ceramic and having a Cu-metallized layer relatively densely and rigidly adhered.例文帳に追加

ガラス−セラミックからなる基板に反りが生じにくく且つ当該ガラス−セラミック中にＣｕの拡散が少ないと共に、比較的緻密で且つ強固に密着したＣｕメタライズ層を有する配線基板が確実に得られる製造方法を提供する。 - 特許庁

A flexible wiring substrate 3 is arranged so as to cover the exposed electrode of the head chip 20 in both sides wherein the nozzle sheets 25 of the module frame 11 are provided while its electrode being electrically connected to the electrode of the head chip 20.例文帳に追加

フレキシブル配線基板３は、その電極とヘッドチップ２０の電極とが電気的に接続されるとともに、モジュールフレーム１１のノズルシート２５が設けられた面側において、ヘッドチップ２０の露出している電極を覆うように配置される。 - 特許庁

In the multilayered printed wiring board with which conductor circuits and resin-insulating layers are successively formed on a substrate and these conductor circuits are connected via the via hole, each of the resin insulating layers contains halogenated epoxy resins.例文帳に追加

基板上に導体回路と樹脂絶縁層とが順次形成され、これら導体回路がバイアホールを介して接続された多層プリント配線板であって、上記樹脂絶縁層は、ハロゲン化エポキシ樹脂を含むことを特徴とする多層プリント配線板。 - 特許庁

To improve the flexibility in the design of an electrode and wiring by making easy the routing for electrodes provided in the front or rear surface of the substrate of a chip when manufacturing a tuning-fork gyroscope sensor from a mother board of the wafer and the like.例文帳に追加

ウエーハなどのマザーボードから音叉型ジャイロセンサなどのチップ部品を製造する際に、チップ部品の基板の表面または裏面に設けられる電極に対する引き回し配線を容易にし、電極や配線の設計の自由度を向上させること。 - 特許庁

The wiring board 10 comprises a substrate 11 having a surface 11a, electrodes 13 formed on at least part of the surface 11a, and a conductive layer 15 which is formed on the electrodes 13 and has concave portions 15b on the surface.例文帳に追加

配線基板１０は、表面１１ａを有する基材１１と、表面１１ａの少なくとも一部上に形成された電極１３と、電極１３上に形成され、表面に溝部１５ｂを有する導電層１５とを備えている。 - 特許庁

The EL element is provided between a pixel electrode of a lower layer and a transparent electrode of an upper layer to the substrate, the pixel electrode is electrically connected to the pixel circuit, and the transparent electrode is electrically connected to common wiring through a contact hole.例文帳に追加

ＥＬ素子は、基板に対して下層の画素電極と上層の透明電極との間に設けられ、画素電極は画素回路に電気的に接続され、透明電極はコンタクトホールを介して共通配線に電気的に接続される。 - 特許庁

The method of manufacturing a semiconductor device includes: a step (a) of forming a barrier metal film on the wiring groove formed on an interlayer dielectric on a semiconductor substrate and the whole surface of the interlayer dielectric; and a step (b) of depositing a metal film on the barrier metal film after the step (a).例文帳に追加

半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、この工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）とを有している。 - 特許庁

To provide a resin-sealed semiconductor apparatus and its manufacturing method which can make wiring on a position of a substrate directly under a die pad, hardly cause mold defects such as unfilling and voids of a sealing resin, allow easy processing and molding of leads, and improve the flatness of external terminals.例文帳に追加

ダイパッドが位置する直下の基板に配線することができ、封止樹脂の未充填やボイド等の成形品欠陥が発生し難く、リードの加工成形が容易であり、外部端子の平坦度を向上させることを目的とする。 - 特許庁

To prevent display abnormality from occurring due to parasitic capacitance, and also to form a contact hole highly reliable in electric connection, in a CF on TFT structure using the wiring on a TFT substrate also as BM for a high aperture ratio and high definition.例文帳に追加

高開口率化および高精細化のためにＴＦＴ基板側の配線をＢＭとして兼用するＣＦ ｏｎ ＴＦＴ構造において、寄生容量による表示異常を防ぐと共に、電気的接続の信頼性が高いコンタクトホールを形成する。 - 特許庁

A wiring pattern 2 is formed in one major surface of a flexible base film substrate 1, the semiconductor chip 3 is subjected to COF mounting, and a reinforcing sheet 6 is stuck to the other major surface thereof to be peeled freely by means of an adhesive 7.例文帳に追加

フレキシブルなベースフィルム基板１の一方の主面に配線パターン２が形成されるとともに半導体チップ３がＣＯＦ搭載され、他方の主面には補強シート６が粘着剤７により自在に剥離可能に貼着されている。 - 特許庁

To provide a wiring board capable of uniformly controlling the filling of a via hole by electroless plating with excellent reproducibility and confirming a via hole part from the surface of a substrate after forming a second conductive layer, and also provide a manufacturing method of the same and an electroless plating method.例文帳に追加

無電解めっきによるビアホールの充填を再現性良く均一に制御し、第２の導体層を形成後、基板表面からビアホール部分が確認できる配線板及びその製造方法と無電解めっき方法を提供する。 - 特許庁

The wiring substrate 2 includes a base material 10, a plurality of first conductive layers 12 formed on the base material 10, and a second conductive layer 14 which is formed on the base material 10 by electroless plating so as to cover the plurality of conductive layers 12 continuously.例文帳に追加

配線基板２は、基材１０と、基材１０に形成された複数の第１導電層１２と、複数の第１導電層１２を覆い連続するように無電解メッキによって、基材１０に形成された第２導電層１４と、を含む。 - 特許庁

In the producing process of a wiring board for a semiconductor package, a circuit pattern forming area is imprinted on an insulating substrate 100 by etching and then a circuit pattern 110 is formed by filling the circuit pattern forming area with a metallic material.例文帳に追加

絶縁基板１００に陰刻形態にインプリントされた回路パターン形成領域を先に作った後、前記回路パターン形成領域を埋め込む金属材質の回路パターン１１０を形成する半導体パッケージ用の配線基板の製造方法。 - 特許庁

To reduce or eliminate an image defect such as light absence and a black stain due to a deficiency in alignment control power as to an active matrix substrate used for a liquid crystal display device whose pixel electrode such of an IPS(in-plain switching) type, etc., has a wiring structure.例文帳に追加

IPS（イン・プレイン・スイッチング）タイプ等の画素電極が配線構造を持つ液晶表示装置に用いるアクティブマトリクス基板において、配向規制力不足に起因する光ヌケおよび黒シミの画像不良を低減するかまたはなくす。 - 特許庁

To provide a wiring substrate for a semiconductor package in which two types of terminals having different specifications called terminals for W/B bonding and FC bonding are arranged at a narrow pitch with good accuracy on one surface, and in which one surface side is formed flatly, and to provide a method of manufacturing the same.例文帳に追加

Ｗ／Ｂ接合とＦＣ接合のための端子という、仕様の異なる２種類の端子を、一方の面に精度良く狭ピッチで配設し、一面側を平坦状に形成した半導体パッケージ用配線基板と、その製法を提供する。 - 特許庁

To provide a liquid crystal display device, which generates no white void in a display area nearby a gate terminal by blocking an electric field produced by a lead-out wiring to prevent the potential of a counter substrate from varying, as an in-plane response type liquid crystal display device.例文帳に追加

面内応答型液晶表示装置において、引き出し配線から発生する電界を遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じない液晶表示装置を得るものである。 - 特許庁

Since the thermal influence on the component 20 having the large temperature characteristic change can be reduced by the adiabatic effect of the cavity layer 11 and the cavity layer 11 is formed by the same thickness as a frame-like wiring pattern 10, the module substrate 1 can be thinned.例文帳に追加

空洞層１１の断熱効果により温度特性変化の大きな部品２０に対する熱影響を低くできると同時に、空洞層１１は枠状の配線パターン１０と同一厚みで形成されるので、モジュール基板１を薄型化できる。 - 特許庁

To extend life span of a device in an optoelectronic device such as a liquid crystal device by protecting wiring, transistors and so on fabricated and disposed on a substrate with a protective film and, at the same time, to improve brightness of a display picture owing to the existence of the protective film.例文帳に追加

液晶装置等の電気光学装置において、基板上に作り込まれる配線やトランジスタ等を保護膜で保護することにより装置寿命を延ばしつつ、当該保護膜の存在によって表示画像の明るさを向上させる。 - 特許庁

A LOCOS oxide film 7 is positioned on the substrate 2 between the drain forming region Z2 and the source forming region Z1, and a gate wiring material 9a is positioned on the LOCOS oxide film 7 at the side edge of the source forming region Z1.例文帳に追加

ドレイン形成領域Ｚ２とソース形成領域Ｚ１との間における基板２上にＬＯＣＯＳ酸化膜７が配置され、ソース形成領域Ｚ１側端部においてＬＯＣＯＳ酸化膜７の上にゲート配線材９ａが配置されている。 - 特許庁

Then a film cover 800 is stuck to the surface of the electric wiring board 300, and the sealing compound 700 is filled from side edges of the respective ejection element substrate 1, 2, to thereby seal peripheral edges of the ejection element substrates 1, 2.例文帳に追加

この電気接続部を覆うように電気配線板３００の表面にフィルムカバー８００を貼り付けたうえで、各吐出素子基板１、２の側縁部から封止剤７００を注入して、吐出素子基板１、２の周囲を封止する。 - 特許庁

In a housing 2 of a photo-reflector 1, a storage recessed section 2a is formed to store light receiving and emitting devices 3 which have openings to the top and the front and groove sections 2b are formed on the both side walls so that a wiring substrate 4 of the light receiving and emitting devices 3 is to be inserted.例文帳に追加

フォトリフレクタ１のハウジング２には上方と前方に開口する受発光デバイス３を収納する収納凹部２ａが形成されており、両側壁には受発光デバイス３の配線基板４が挿入される溝部２ｂが形成されている。 - 特許庁

A shape display portion 12 which is covered with the mounted connector (electronic component) 11 to be hidden and which has the same shape with the connector 11, is formed on a substrate surface of a printed wiring board 10 mounted with the electronic component at the part where the electronic component is mounted.例文帳に追加

電子部品が実装されるプリント配線基板１０の基板表面の電子部品が実装される部分に、実装されたコネクタ（電子部品）１１により覆い隠されるコネクタ１１と同形状の形状表示部１２を形成する。 - 特許庁

To provide a substrate for mounting a semiconductor device capable of preventing generation of disconnection such as a wire lead and wiring without causing the exfoliation of IC chips, even if it is subject to thermal shock such as thermal cycling, and to provide the semiconductor device and an electronic equipment using it.例文帳に追加

熱サイクル等の熱衝撃を受けても、ＩＣチップの剥離を生じず、ワイヤリードや配線等の断線の発生を防止することができる半導体素子実装用基板と、それを用いた半導体装置並びに電子機器を提供する。 - 特許庁

To provide a method for forming a pattern capable of inexpensively forming a bump electrode, a wiring pattern, a spacer for a liquid crystal display unit, a spacer for a touch panel and a pattern such as a barrier or the like for a plasma display panel on a material to be formed such as a substrate or the like.例文帳に追加

基板などの被形成体上にバンプ電極、配線パターン、液晶表示装置用のスペーサ、タッチパネル用のスペーサ、プラズマディスプレイパネル用の障壁等のパターンを安価に形成することができるパターン形成方法を提供する。 - 特許庁

At the gate-terminal side, after the adjacent gate wirings 2a with each other are connected by the connection layer 2c made of the same material as that of the gate wiring 2a, the adjacent gate wirings 2a are separated by making the connection layer 2c to be cut with a laser beam after the TFT array substrate is completed.例文帳に追加

ゲート終端側では、隣接するゲート配線２ａ同士が、ゲート配線２ａと同一材料からなる接続層２ｃによって接続された後、ＴＦＴアレイ基板完成後に該接続層２ｃをレーザーでカットすることにより分離される。 - 特許庁

On the ceramic substrate 10, situated at a location opposite to the outgoing aperture across the mounting location of the light-emitting element 3 in the second recess portion 10d, a metallized layer 12 having a light reflecting property is formed, in such a way to be electrically insulated from the wiring patterns 11.例文帳に追加

第２凹部１０ｄ内の発光素子３の搭載位置を挟んで前記出射口の反対側位置の前記セラミック基板１０に、光反射性を備えたメタライズ層１２を配線パターン１１ａとは電気的に絶縁されて形成する。 - 特許庁

The logic module is provided, on a substrate, with FPGAs 101 and 102, a socket connector 105 and a header connector 106 for external connection, and a connection switching circuit 103 connected with the FPGAs 101, 102 and the connectors 105, 106 through wiring.例文帳に追加

本論理モジュールは、ＦＰＧＡ１０１，１０２と、外部と接続するためのソケットコネクタ１０５およびヘッダコネクタ１０６と、ＦＰＧＡ１０１，１０２およびコネクタ１０５，１０６に配線で接続された接続切替回路１０３とを基板に備える。 - 特許庁

A light source unit of a semiconductor type light source of a lamp fitting includes a substrate 3, light-emitting chips 40 to 44, resistors R1 to R12 as well as diodes D1, D2 of control elements, and conductors 51 to 57, wirings 61 to 65 as well as bonding parts 610 to 650 of wiring elements.例文帳に追加

この発明は、基板３と、発光チップ４０〜４４と、制御素子の抵抗Ｒ１〜Ｒ１２およびダイオードＤ１、Ｄ２と、配線素子の導体５１〜５７およびワイヤ配線６１〜６５およびボンディング部６１０〜６５０と、備えるものである。 - 特許庁

A metal wiring 13 of 700 μm height H1 and 250 μm width W1 is formed protruded to the side of the BGA package 1 on a mounting surface 11a of a mounting substrate 11 in its position corresponding to each of the solder ball 5 in the BGA package 1.例文帳に追加

実装基板１１の実装面１１ａの、ＢＧＡパッケージ１の各半田ボール５に対応する位置に、高さＨ１が７００μｍ、幅Ｗ１が２５０μｍの金属配線１３がＢＧＡパッケージ１側に突出して設けられている。 - 特許庁

In the steps for manufacturing a wiring board 50 for the liquid crystal display, a first circuit 44 is formed first on a first substrate 41, an interlayer insulating layer 45 covering the first circuit 44 is formed and the surface of the interlayer insulating layer 45 is made water-repellent.例文帳に追加

液晶表示用配線基板５０の製造工程において、最初に、第１回路４４が第１基板４１上に形成され、第１回路４４を覆う層間絶縁層４５が形成され、該層間絶縁層４５の表面が撥水化される。 - 特許庁

AQUEOUS DISPERSANT FOR CHEMICAL AND MECHANICAL POLISHING WIRING LAYER OF COPPER OR COPPER ALLOY PROVIDED ON SUBSTRATE FOR ELECTRO-OPTICAL DISPLAY, KIT FOR PREPARING AQUEOUS DISPERSANT FOR CHEMICAL MECHANICAL POLISHING, AND CHEMICAL MECHANICAL POLISHING METHOD例文帳に追加

電気光学表示装置用基板に設けられた銅または銅合金からなる配線層を研磨するための化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法 - 特許庁

To provide a thin-film capacitor that is mounted as a capacitor for bypass on a printed wiring board together with an LSI, and wherein the generation of parasitic inductance is prevented by making a core substrate smaller in thickness and size and its packaging characteristic is improved.例文帳に追加

本発明は、プリント配線基板にＬＳＩと共にバイパス用コンデンサとして実装され、コア基板を薄化し小型化を図ることにより寄生インダクタンスの発生を抑制し、パッケージ特性を向上した薄膜コンデンサ装置を提供する。 - 特許庁

To cause no troubles in laminated structures formed on a part where a groove is formed and on the other part where no groove is formed when wiring is buried in the groove formed on the substrate etc., as to an electrooptical device such as a liquid crystal device.例文帳に追加

液晶装置等の電気光学装置において、配線等を基板等の上に形成された溝内に埋め込む場合、該溝が形成されている部分及びそうでない部分の上に形成される積層構造物等に不具合を生じさせない。 - 特許庁

For every function block and wiring pattern on the circuit board 10, a coil 32 and a capacitor 33 are formed in patterns at corresponding positions on a support substrate 4, the coil 32 and capacitor 33 constituting a signal change detection part 30 for detecting induced electromotive force among them.例文帳に追加

回路基板１０上の機能ブロックや配線パターンごとに、それらとの間での誘導起電力を検知するための信号変化検出部３０をなすコイル３２やコンデンサ３３を、支持基板４上の対応する位置にパターン形成する。 - 特許庁

Bonding pads of the semiconductor substrate correspond to IC chips having center pads, the bonding pads are widened almost at right angles to the array of the bonding pads and in the direction reverse to adjacent bonding pad, and wiring is carried out with a wide pattern width at the widened parts.例文帳に追加

センターパッドを持つＩＣチップに対応した半導体パッケージ基板のボンディングパットで、ボンディングパットをボンディングパットの列に対し、ほぼ直角方向に、且つ隣り合うボンディングパット反対方向に広げ、広がった部分のパターン幅を広く配線する。 - 特許庁

After that, the plasma beam PB is fed to the hearth 51 to evaporate a film material in the hearth 51, so that a metallic wiring material film good in step coverage, in which voids or the like are hard to be formed and also good in crystal orientation properties can be deposited on the substrate W.例文帳に追加

その後、プラズマビームＰＢをハース５１に供給すると、ハース５１中の膜材料が蒸発し、ステップカバレージが良好でボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が基板Ｗ上に形成される。 - 特許庁

To provide an electric wiring substrate with a high quality optical waveguide which permits to inexpensively form a light transmission part between a light-emitting or light-receiving element and an optical waveguide, having light transmission losses in the light transmission part, and permitting a high density circuit layout.例文帳に追加

発光・受光素子と光導波路との間の光透過部を安価に形成できると共に、光透過部における光透過損失が小さく、かつ高密度の回路レイアウトが可能な、高品位の光導波路付き電気配線基板を提供する。 - 特許庁

At least a part of lines (power supply voltage line La and select line Ls) formed at a top layer out of wiring layers connected to transistors Tr11 and Tr12 formed on a substrate 11 is formed of an anodic oxidation film.例文帳に追加

基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線（電源電圧ラインＬａ、選択ラインＬｓ）表面の少なくとも一部が陽極酸化膜で形成されている。 - 特許庁

To provide a semiconductor device built-in substrate and a method of manufacturing the same that suppress a rise in manufacturing cost and decrease intervals of connection terminals for electrically connecting a semiconductor integrated circuit that a semiconductor device has and a wiring pattern (rewiring).例文帳に追加

製造コストの上昇を抑制するとともに、半導体装置の有する半導体集積回路と配線パターン（再配線）とを電気的に接続する接続端子の間隔の微細化が可能な半導体装置内蔵基板及びその製造方法。 - 特許庁

A resin storage portion (level difference portion) SP1, which is used for temporarily storing a resin to be filled between the wiring substrate and the component 20 when the component is mounted, is provided in the vicinity of the edge EP of the opening 18 in the protection film 14.例文帳に追加

この保護膜１４の開口部１８のエッジ部ＥＰ近傍に、被実装体２０を実装したときに当該被実装体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部（段差部）ＳＰ１を設ける。 - 特許庁