「collector region」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The selective placement of the region containing the metal element allows whisker to be generated effectively in the active material layer formed on the current collector, and also allows the generation region to be controlled.例文帳に追加

該金属元素を含む領域を選択的に配置することで、集電体上に形成される活物質層においてウィスカーを効果的に発生させることができ、また、その発生領域を制御することが可能となる。 - 特許庁

A dimension of the electrostatic discharge damage protection element is formed smaller than the gap between a highly concentrated emitter extraction region and the collector region of the NPN bipolar transistor composing the internal circuit protected from the electrostatic discharge damage.例文帳に追加

さらにこの静電破壊保護素子は、静電破壊から保護する内部回路を構成するＮＰＮバイポーラトランジスタの高濃度のエミッタ取り出し領域とコレクタ領域の間隙寸法より小さく設定されている。 - 特許庁

In a manufacturing method of a bipolar transistor which consists of an emitter region 14, a base region 11 and a collector region 12 formed on a substrate, an emitter electrode 13-a and a collector electrode 13-b, which is arranged in proximity to the emitter electrode 13-a are built at the same time by using the same mask 6.例文帳に追加

基板上に形成されたエミッタ領域部１４、ベース領域部１１及びコレクタ領域部１２とから構成されたバイポーラ型トランジスタを製造する方法に於いて、当該エミッタ電極部１３−ａ及び当該エミッタ電極部１３−ａに近接して配置されるコレクタ電極部１３−ｂとを同一のマスク６を使用して同時に作り込む半導体装置の製造方法。 - 特許庁

In the ESD protective diode where the width of a collector layer 2 is a distance a and the distance between the end of the collector layer 2 at a base layer 3 side and a contact region 8 is a distance b, the distance b is equal to or longer than a half of the distance a.例文帳に追加

ＥＳＤ保護ダイオードにおいて、コレクタ層２の幅を距離ａとし、コレクタ層２のベース層３側の端とコンタクト領域８との距離を距離ｂとした場合、距離ｂが距離ａの半分以上であることを特徴としている。 - 特許庁

The lithium-ion secondary battery includes an electrode including a current collector and an electrode active material layer, an electrolyte layer, and a relaxation region which is installed at least at one of the current collector and the electrolyte layer, and which suppresses concentration of an electric field.例文帳に追加

本発明は、集電体および電極活物質層を含む電極と、 電解質層と、 該集電体および前記電解質層の少なくとも一方に設けられ、電界の集中を抑制する緩和領域と、を有する、リチウムイオン二次電池である。 - 特許庁

The method for manufacturing a semiconductor device comprises a step for forming an n-type semiconductor region 2 partially on a p-type semiconductor substrate 1, a step for forming an anti-oxidation layer 3 by lowering n-type carrier concentration above the n-type semiconductor region, and a step for forming a base region B, an emitter region E and a collector region C above the anti-oxidation layer 3.例文帳に追加

本発明は、ｐ型半導体基板１上部に部分的にｎ型半導体領域２を形成する工程と、前記ｎ型半導体領域上部のｎ型キャリア濃度を下げて酸化防止層３を形成する工程と、前記酸化防止層３上にベース領域Ｂとエミッタ領域Ｅとコレクタ領域Ｃを形成する工程を備えたことを特徴とする。 - 特許庁

In this manufacturing method, by the use of a plating die patterned with an electrode region corresponding to the negative electrode collector 10 and an insulation region corresponding to the holes 101, a thin film of nickel is selectively deposited on the electrode region by means of electroplating, and thereafter, the thin film is separated from the plating die.例文帳に追加

製造方法は、負極集電体１０に対応する電極領域と、孔１０１に対応する絶縁領域とをパターン形成しためっき金型を使用して、電気めっきにより、電極領域に選択的にニッケルの薄膜を析出させたのち、薄膜をめっき金型からはく離する。 - 特許庁

A channel P diffusion layer 7 is formed on the outer circumferential side at the surface layer part of the element forming layer 6b, an emitter region 5 is formed to surround the collector region 3 on the outer circumferential side of the unit cell 1 at the surface layer part of the channel P diffusion layer 7, and a base region 4 is formed on the central part side.例文帳に追加

また、素子形成層６ｂの表層部のうち外周側にchannelP拡散層７が形成され、channelP拡散層７の表層部のうち単位セル１の外周側にコレクタ領域３を囲む様にしてエミッタ領域５が形成され、中心部側にベース領域４が形成されている。 - 特許庁

Furthermore, after a silicon layer containing the impurity for forming the reverse conductivity type semiconductor layer to the impurity contained in the base region is formed on the surface of the collector region, a base region is formed on the surface of this silicon layer, thereby manufacturing the bipolar transistor.例文帳に追加

また、ベース領域に含有させる不純物とは逆導電型半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することによりバイポーラトランジスタを製造した。 - 特許庁

Thereafter, the amplification factor α_1 of the base grounding current of a transistor using the first N-type conductive region 2 as its collector, the second P-type conductive region 25 and the conductive region 1 of the substrate 100 as its base, and the second N-type conductive regions 11, 12, 13, 14, 15, and 16 as its emitter is increased.例文帳に追加

そして、第１Ｎ型導電領域２をコレクタとし、第２Ｐ型導電領域２５及び基板導電領域１をベースとし、第２Ｎ型導電領域１１，１２，１３，１４，１５，１６をエミッタとするトランジスタのベース接地電流増幅率α_1を増大させる構成とした。 - 特許庁

To provide a solar light collector capable of collecting light emitted by a phosphor dye on an end face with high efficiency, and utilizing a low-wavelength region of solar light for photoelectric conversion by converting the low-wavelength region to a long-wavelength region by the phosphor dye.例文帳に追加

蛍光色素が放射する光を高効率で端面へ集光させることのでき、蛍光色素によって低波長領域を長波長領域へ変換することで、太陽光の低波長領域を光電変換に利用することのできる太陽光集光装置を提供すること。 - 特許庁

An NPN bipolar transistor Q having a P-well region 2 as a base, an N+ region 9 as an emitter, and an N+ region 10 for connecting an N-substrate 1 to a power line L-VDD as a collector between the power line L-VDD and a ground line L-GND, is formed.例文帳に追加

電源ラインＬ−Ｖ_DDと接地ラインＬ−ＧＮＤとの間に、Ｐ−ｗｅｌｌ領域２をベース、Ｎ^+領域９をエミッタ、Ｎ−ｓｕｂ（基板）１を電源ラインＬ−Ｖ_DDに接続するためのＮ^+領域１０を併用してコレクタとしたＮＰＮバイポーラトランジスタＱを形成する。 - 特許庁

The producing method uses a plating die, on which an electrode region corresponding to the collector 10 and an insulation region corresponding to the holes 101 are pattern-formed, for selectively depositing a copper thin film in the electrode region with electric plating and peeling the thin film from the plating die.例文帳に追加

製造方法は、集電体１０に対応する電極領域と、孔１０１に対応する絶縁領域とをパターン形成しためっき金型を使用して、電気めっきにより、電極領域に選択的に銅の薄膜を析出させたのち、薄膜をめっき金型からはく離する。 - 特許庁

In this manufacturing method, by using a plating die patterned with an electrode region corresponding to the negative electrode collector 10 and an insulation region corresponding to the holes 101, a thin film of nickel is selectively deposited on the electrode region by means of electroplating, and thereafter, the thin film is separated from the plating die.例文帳に追加

製造方法は、負極集電体１０に対応する電極領域と、孔１０１に対応する絶縁領域とをパターン形成しためっき金型を使用して、電気めっきにより、電極領域に選択的にニッケルの薄膜を析出させたのち、薄膜をめっき金型からはく離する。 - 特許庁

An Si-collector embedded layer 11, a first base region 12 of an SiGeC layer having a high C content, a second base region 13 of an SiGeC or SiGe layer having a low C content and an Si gap layer 14 containing an emitter region 14a are stacked on an Si substrate 10.例文帳に追加

Ｓｉ基板１０に、Ｓｉコレクタ埋め込み層１１と、Ｃ含有率の高いＳｉＧｅＣ層からなる第１ベース領域１２と、Ｃ含有率の低いＳｉＧｅＣ層又はＳｉＧｅ層からなる第２ベース領域１３と、エミッタ領域１４ａを含むＳｉキャップ層１４とを積層している。 - 特許庁

To provide a body wearing type urine collector, used for a male, giving no incompatibility and discomfort to the private parts and the crotch region, and storing a large quantity of urine.例文帳に追加

男性用尿取り具であって、陰部や股部分に違和感や不快感を与えず、かつ、大量の尿でも収納できる身体装着型の尿取り具を提供する。 - 特許庁

The pair differential transistors is biased such that a collector-base junction capacitance of each of the differential transistors becomes a junction capacitance in a quasi-saturation region.例文帳に追加

一対の差動トランジスタは、当該一対の差動トランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。 - 特許庁

To provide an indoor dust collector for preventing dust from entering and accumulating in a non-accumulation region while maintaining dust collecting performance using dust collecting air flow.例文帳に追加

集塵気流による集塵性能を維持しつつ、塵埃が、非堆積領域に侵入し堆積することを防ぐことができる室内用集塵装置を提供する。 - 特許庁

This semiconductor device is equipped with a substrate 1, first conductivity-type regions 4a to 4g, a collector region 3b, base regions 4c to 4e, and emitter regions 6a to 6c.例文帳に追加

半導体装置は、基板１と、第１導電型領域４ａ〜４ｇと、コレクタ領域３ｂと、ベース領域４ｃ〜４ｅと、エミッタ領域６ａ〜６ｃとを備える。 - 特許庁

A bipolar transistor (100) and a method of manufacturing the same are provided, the bipolar transistor (100) comprising a substrate (102) having a collector region (113) and a base structure (122) on the substrate (102).例文帳に追加

コレクタ領域（１１３）を有する基板（１０２）およびその上に与えられたベース構造（１２２）を備えたバイポーラトランジスタ（１００）およびその製造方法である。 - 特許庁

In contrast, the metal silicide layer is not formed on a P+ diffusion layer 14 whose junction surface with the N-epitaxial layer 4 is a pn junction surface and which is used as a collector region.例文帳に追加

一方、Ｎ-エピタキシャル層４との接合面がｐｎ接合面となるコレクタ領域としてのＰ+拡散層１４には、金属シリサイド層は形成されていない。 - 特許庁

Consequently, the N+ diffusion region 49 and N+ additional embedded layer 45 are connected surely together to lower the collector-emitter saturation voltage of the NPN transistor 31.例文帳に追加

そのことで、Ｎ^+型拡散領域４９とＮ^+型付加埋め込み層４５とは確実に連結され、ＮＰＮトランジスタ３１におけるコレクタ−エミッタ間飽和電圧が低減される。 - 特許庁

A P type diffusion layer 106 to become an emitter layer of a horizontal PNP transistor of the IIL and a P type diffusion layer 107 to become a collector layer are formed on the first element region.例文帳に追加

第１の素子領域にはＩＩＬの横型ＰＮＰトランジスタのエミッタ層となるＰ型拡散層１０６と、コレクタ層となるＰ型拡散層１０７が形成される。 - 特許庁

Then the base layer 2 is formed, so that the impurity concentration of a side of the base layer 2 joined to the collector layer 1 is higher than that of a side thereof which is joined to the emitter region 3.例文帳に追加

そして、ベース層２が、コレクタ層１との接合側の不純物濃度がエミッタ領域３との接合側の不純物濃度より高くなるように形成されている。 - 特許庁

A P+ emitter region 41 is formed from above a step difference and an interval 42 is enlarged by the influence of acceleration oxidation to the collector buried layer 29.例文帳に追加

段差の上部からＰ＋エミッタ領域４１を形成すること及びコレクタ埋め込み層２９に対する増速酸化の影響により、間隔４２を拡大する。 - 特許庁

A p-type collector area 9 of an IGBT and an n-type cathode region 10 of a reflux diode are alternately formed on a second principal surface 20b of a semiconductor substrate 20.例文帳に追加

ＩＧＢＴのｐ型コレクタ領域９と還流ダイオードのｎ型カソード領域１０は、半導体基板２０の第２主面２０ｂに交互に形成されている。 - 特許庁

Here, an anode collector 12 is arranged at a travelling mechanism consisting of a circular roll or the like, and a region located in an evaporation region A is made adhered to the circular roll 4 by a suctioning means or the like.例文帳に追加

この際、まず、負極集電体１２を円形ロール４などからなる走行機構に配置し、静止させた状態で、蒸着領域Ａに位置する一領域を吸引手段などによって円形ロール４に密着させる。 - 特許庁

The method for processing the bipolar junction transistor comprises the steps of forming at least three layers on a semiconductor substrate, sequentially forming an embedding collector region for the BJT and a source region for the MOSFET, and then forming two windows or trenches on the layer.例文帳に追加

半導体基板上に少なくとも３つの層を形成し、ＢＪＴ用の埋め込みコレクタ領域およびＭＯＳＦＥＴ用のソース領域を順番に形成した後、この層に２つのウインドウまたはトレンチを形成する。 - 特許庁

In a wafer treatment step, a surface structure including a p breakdown-voltage region 10 is formed on the surface of a semiconductor wafer 1 while a rear-face structure including a p collector region 7 is formed on the rear face of the semiconductor wafer 1.例文帳に追加

ウェハ処理工程において、半導体ウェハ１のおもて面にｐ耐圧領域１０を含む表面構造を形成するとともに、半導体ウェハ１の裏面にｐコレクタ領域７を含む裏面構造を形成する。 - 特許庁

Thus, the insulating region 4 is provided under the exterior base region without ion implantation, and thereby the junction capacity Cbc between the base and collector is reduced and the maximum oscillation frequency fmax can be improved.例文帳に追加

このようにして、イオン注入をおこなわずに、外部ベース領域の下に絶縁領域４を設けることによって、ベース−コレクタ間の接合容量Ｃｂｃを低減させ、最大発振周波数ｆｍａｘを向上させる。 - 特許庁

The p^+ collector layer 8 is uniformly formed by performing second laser irradiation and thereby activating a region 21 where the particle 20 is adhered before first laser irradiation as well as a region where the particle 20 is not adhered.例文帳に追加

そして、２台目のレーザーを照射することで、１台目のレーザー照射前にパーティクル２０が付着していた領域２１もパーティクル２０が付着していない領域と同様に活性化し、ｐ^+コレクタ層８を均一に形成する。 - 特許庁

The p^+ isolation region 24 is so formed as to touch a p-type channel stopper region 21 formed on the surface of the first principal plane and a p-type collector layer 9 formed on the surface layer of the second principal plane in the isolation structure 120.例文帳に追加

ｐ^+分離領域２４は、分離構造部１２０において、第１主面の表面に形成されたｐ型チャネルストッパー領域２１および第２主面の表面層に形成されたｐ型コレクタ層９に接するようにする。 - 特許庁

In this semiconductor device, in a step of patterning lamination films 205 to 207 containing a polycrystalline silicon film 206 as a base lead-out electrode, a base emitter layer forming region and a collector layer forming region are eliminated by the use of the same mask.例文帳に追加

ベース引き出し電極となる多結晶シリコン膜２０６を含む積層膜２０５〜２０７をパターニングする工程において、同一のマスクを用いてベース・エミッタ層形成領域とコレクタ層形成領域とを除去する。 - 特許庁

A first P+ diffused layer 10 constituting an emitter region of a horizontal PNP transistor and a second P+ diffused layer 10 constituting a collector region are formed on an embedded silicon oxide film 2 on the SOUI substrate, respectively.例文帳に追加

横型ＰＮＰトランジスタのエミッタ領域を構成する第１のＰ^+ 拡散層１０及びコレクタ領域を構成する第２のＰ^+ 拡散層１０は、それぞれ、ＳＯＩ基板上の埋込シリコン酸化膜２上に形成されている。 - 特許庁

Since a joint, bonded to the collector terminal 2, is heated more easily in comparison with the collector 111 consisting of only a material having satisfactory thermal conductivity, by providing the region 111b having low heat conductivity at one end, an superior joint 2a can be formed between the collector 111 and the collection terminal 2 by resistance welding or the like.例文帳に追加

一端に熱伝導性の低い領域１１１ｂを設けることにより、熱伝導性の良い材料のみからなる集電体１１１に比べて集電端子２との接合部を高温に加熱しやすいので、集電体１１１と集電端子２との間に抵抗溶接等により良好な接合部２ａを形成することができる。 - 特許庁

In a collector 111 used in this battery and its manufacturing method, a clad part (a region having low thermal conductivity) 111b is formed by cladding a material (stainless steel or the like) having thermal conductivity lower than that of a material (aluminum or the like) composing a collector base part 111a is provided at the one end of the collector base part 111a, for instance.例文帳に追加

本発明の電池および製造方法に用いられる集電体１１１には、例えば集電体基部１１１ａの一端に、この集電体基部１１１ａを構成する材料（アルミニウム等）よりも熱伝導性の低い材料（ＳＵＳ等）をクラッドしてなるクラッド部（熱伝導性の低い領域）１１１ｂが設けられている。 - 特許庁

The semiconductor device includes an n-type semiconductor substrate 1, in which a p-type collector layer 2 is formed on the second principal plane, a trench 13 is formed on the outer edge so as to reach from the first principal plane to the collector layer 2 to surround the inside, and a p-type isolation region 14 coupled to the collector layer 2 is formed with the sidewall by diffusion.例文帳に追加

半導体装置は、第２主面側にｐ型のコレクタ層２が形成されたｎ型の半導体基板１を有し、その周縁部に内部を取囲むように第１主面よりコレクタ層２に到達するようにトレンチ１３が形成され、その側壁より拡散にて形成されたｐ型分離領域１４がコレクタ層２と連結して設けられている。 - 特許庁

The emitter 83 and the collector 84 of the LDD structures are manufactured by forming poly-si gates 210 and 211 in a lateral pnp transistor forming region 200 at the time of forming a poly-si gate 210 in a MOSFET forming region 100, and implanting ions twice in the region 200 in the same way as in the region 100.例文帳に追加

ＬＤＤ構造のエミッタ８３及びコレクタ８４は、ＭＯＳＦＥＴ形成領域１００にpoly-siゲート２１０を形成するときに、ラテラルＰＮＰトランジスタ形成領域２００にもpoly-siゲート２１０、２１１を形成し、領域２００に対しても領域１００に対してと同様に二回のイオン注入を行なうことによって製造される。 - 特許庁

In an Insulated Gate Bipolar Transistor (IGBT) provided with a pair of main electrodes (emitter-collector electrodes) and a trench gate electrode 32 controlling the on-off state of the electric current flowing between a pair of the main electrodes, an n-type floating semiconductor region is formed in a body region 28 side from the bonding interface of the body region 28 and a drift region 26.例文帳に追加

一対の主電極（エミッタ・コレクタ電極）と、その一対の主電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えているＩＧＢＴ(Insulated Bipolar Transistor)において、ボディ領域２８とドリフト領域２６の接合界面よりボディ領域２８側にｎ型のフローティング半導体領域が形成されていることを特徴としている。 - 特許庁

A method for manufacturing a compound semiconductor device comprises a step of forming a delta-doped layer 112, having impurity concentration higher than that of a collector layer 103 on a region of about 10 nm or smaller, from a heterojunction interface to a set-back layer 104 of a collector layer 103, having a band gap larger than that of a base layer 105.例文帳に追加

ベース層１０５よりもバンドギャップが大きいコレクタ層１０３におけるセットバック層１０４とのヘテロ接合界面から１０ｎｍ程度以内の領域に、コレクタ層１０３よりも不純物濃度が高いデルタドープ層１１２が形成されている。 - 特許庁

A potential fixed region 104 is formed of an SOI layer between the first insulating isolation trench 109 and second insulating isolation trench 110, and the potential fixed region 104 is set (connected) to have the same potential as a collector potential of the IGBT.例文帳に追加

そして、第１絶縁分離トレンチ１０９と第２絶縁分離トレンチ１１０との間にＳＯＩ層からなる電位固定領域１０４を形成し、その電位固定領域１０４は、ＩＧＢＴのコレクタ電位と同電位になるように設定（接続）する。 - 特許庁

A process for etching a silicon oxide film 8 and TEOS films 9 and 20 on the surface of a diffusion region 4 of a collector region is separated from a process for etching TEOS films 12 and 20 on the surface of a base taking-out electrode 16.例文帳に追加

本発明では、コレクタ領域の拡散領域４表面のシリコン酸化膜８、ＴＥＯＳ膜９、２０をエッチングする工程と、ベース取り出し電極１６表面のＴＥＯＳ１２、２０膜をエッチングする工程とを別工程とする。 - 特許庁

To solve a problem in which a current path through which minority carrier (hole) that is injected from a collector electrode flows is narrowed by a depletion layer located between a P-type body region and an N-type low- concentration drift region to increase a resistance (JFET resistance) component.例文帳に追加

ｐ型ボディ領域とｎ型低濃度ドリフト領域との間の空乏層のためにコレクタ電極側から注入される少数キャリア（正孔）が流れる電流路が狭くなり、抵抗（ＪＦＥＴ抵抗）成分が大きくなってしまう。 - 特許庁

The amplifying element is provided with: the J-FET which has a p-type semiconductor layer 12 laminated on a grounded p-type semiconductor substrate 11 and also has an n-type channel region 22 in the p-type semiconductor layer 12; and the bipolar transistor which has an n-type collector region 33b.例文帳に追加

接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。 - 特許庁

The tab portions 15, 16 in the positive electrode current collector 10 are bent in wave shapes having magnitudes in the Z axis direction in an intermediate region between a root and a tip, and the tip is weld-jointed to the positive electrode current collector plate 35 to be electrically connected.例文帳に追加

また、正極集電リード１０におけるタブ部１５，１６は、根元部分と先端部分との中間領域において、Ｚ軸方向に振幅を有する波状に曲折されており、先端部分が正極集電板３５に溶接接合されることによって、電気的に接続されている。 - 特許庁