「diffusion region」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

An n^+-type source/drain region 112, a p^+-type source/drain region 113, a p-type well 114, an n-type well 117, a p^+-diffusion layer 115, and an n^+-diffusion layer 116 are formed on the embedded oxide film 102.例文帳に追加

埋め込み酸化膜１０２上にｎ^+ 型ソース／ドレイン領域１１２，ｐ^+ 型ソース／ドレイン領域１１３，ｐ型ウェル１１４，ｎ型ウェル１１７，ｐ^+ 拡散層１１５，及びｎ^+ 拡散層１１６が形成されている。 - 特許庁

In annealing, the thermal diffusion of impurity is inhibited by the impurity diffusion inhibition layer, electrical junction depth becomes shallower, and at the same time impurity concentration becomes higher at a region being shallower than the impurity diffusion layer, thus reducing resistance in the impurity diffusion layer.例文帳に追加

アニール時における不純物の熱拡散がこの不純物拡散抑制層により抑制され、電気的接合深さが浅くなるとともに、不純物拡散層より浅い領域では不純物濃度が高濃度となり、不純物拡散層の抵抗を下げる。 - 特許庁

In the epitaxial layer 4, p-type diffusion layers 31, 32 for base regions, n-type diffusion layers 27, 28, 29, 30 for collector regions and an n-type diffusion layers 35 for an emitter region are formed.例文帳に追加

エピタキシャル層４には、ベース領域としてのＰ型の拡散層３１、３２と、コレクタ領域としてのＮ型の拡散層２７、２８、２９、３０と、エミッタ領域としてのＮ型の拡散層３５が形成されている。 - 特許庁

A pair of second diffusion layers 5b, which are deeper surface layers than the first diffusion layers 5a of the semiconductor substrate, are formed in a region under a sidewall 7 and externally adjacent to the first diffusion layers 5a.例文帳に追加

また、半導体基板の第１の拡散層５ａよりも深い表層であって、第１の拡散層５ａと外方で隣り合うサイドウォール７の下部の領域に一対の第２の拡散層５ｂが形成されている。 - 特許庁

A transfer gate electrode 21 is formed on the charge accumulation region 12 to transfer charges from the charge accumulation region 12 to the charge transfer destination diffusion layer 22.例文帳に追加

転送ゲート電極２１は、電荷蓄積領域１２上に形成され、電荷蓄積領域１２から電荷転送先拡散層２２へ電荷を転送する。 - 特許庁

In the case where the pixel of interest is the pixel in any other region than the random dither region, on the other hand, the gradation conversion section 46 performs gradation conversion according to an error diffusion method.例文帳に追加

一方、階調変換部４６は、注目画素がランダムディザ領域以外の領域の画素である場合、誤差拡散法による階調変換を行う。 - 特許庁

At least a part of each of the diffusion preventing regions PA1 is disposed between the memory extension region ET1 and the memory channel region CH1.例文帳に追加

また、拡散防止領域ＰＡ１は、少なくともその一部が、メモリ用エクステンション領域ＥＴ１とメモリ用チャネル領域ＣＨ１との間に配置されている。 - 特許庁

A protective diffusion region is formed preferably in a non-active cell so as to form a diode to be connected in parallel to a channel region in each MOSFET.例文帳に追加

各ＭＯＳＦＥＴ内のチャネル領域に並列に接続されるダイオードを形成するように、保護拡散部が、好ましくは非アクティブセル内に生成される。 - 特許庁

The CMOS circuits (7 to 11), resistor (13) and capacitor (12) are respectively provided in a semiconductor region 2 surrounded by the diffusion region 6 for contact.例文帳に追加

コンタクト用拡散領域６に囲まれた半導体領域２に、ＣＭＯＳ回路（７〜１１など）、抵抗（１３など）、容量（１２など）が設けられている。 - 特許庁

A ratio of the light diffusion part 61 occupying per unit area is sparse in the correction region 71, and a ratio is dense in the peripheral region 72.例文帳に追加

補正領域７１では、単位面積当たりに占める光拡散部６１の割合が疎となり、周辺領域７２では、その割合が密となる。 - 特許庁

A P^+type first diffusion layer 32 is formed in the surface of an N^-type first base layer 12 across the operation region R1 and the terminating region R3.例文帳に追加

動作領域Ｒ１から終端領域Ｒ３に亘って、Ｎ^- 型の第１ベース層１２の表面内にＰ^+ 型の第１拡散層３２形成される。 - 特許庁

In the p-type semiconductor region 45, the position of an impurity concentration peak is located separate from the forming position of a low-concentration n-type impurity diffusion region 44.例文帳に追加

このｐ型半導体領域４５において、不純物濃度のピーク位置は、低濃度ｎ型不純物拡散領域４４の形成位置から離れている。 - 特許庁

A P-type diffusion region 38 for supplying fixed potential to the p-type well 52 is arranged in the P-type well 52 in the predetermined region.例文帳に追加

Ｐ型ウエル５２に固定電位を供給するためのＰ型拡散領域３８が、前記所定領域においてＰ型ウエル５２中に配置される。 - 特許庁

A protective film 10 is formed on the N-type silicon substrate 1 where an isolated region 3 and an N-type diffusion layer 4, which becomes a channel region, are formed.例文帳に追加

分離領域３及びチャネル領域となるＮ型拡散層４が形成されたＮ型のシリコン基板１上に、保護膜１０を形成する。 - 特許庁

The positive-negative type of the photo-resist 132 is reverse to the photo-resist used for forming a p-offset region 122 and a diffusion region 123.例文帳に追加

このフォトレジスト１３２は、ｐ−オフセット領域１２２および拡散領域１２３を形成するために用いたフォトレジストとはポジ−ネガ型が逆である。 - 特許庁

A resistance change portion 22 is formed between a part of surface region of the semiconductor substrate on the underside of the control electrode and the impurity diffusion region.例文帳に追加

抵抗変化部２２は、半導体基板の表層領域の、制御電極の下側の領域部分と不純物拡散領域との間に形成されている。 - 特許庁

Shallow trench 51 with narrow width is formed in a substrate 50 at a small pitch and an n diffusion region 60 which becomes a drift region is formed around the trench 51.例文帳に追加

基板５０に浅く幅の狭いトレンチ５１を小さいピッチで形成し、トレンチ５１の周囲にドリフト領域となるｎ拡散領域６０を形成する。 - 特許庁

A contact 18 is provided on the drain region 14, contacts 19, 21 are provided on the n^+-type diffusion region 15, and further the contact 21 is connected to a pad.例文帳に追加

そして、ドレイン領域１４上にコンタクト１８を設け、ｎ^＋型拡散領域１５上にコンタクト１９及び２１を設け、コンタクト２１はパッドに接続する。 - 特許庁

An insulating film 11 is provided in a region from the top face of a word line 5x which is the closest to a plurality of the first injection diffusion layers 7a among a plurality of the word lines 5 to the end of the first injection diffusion layer 7a side of the diffusion bit line 2 and the element isolation region 8.例文帳に追加

複数のワード線５のうち、複数の第１の注入拡散層７ａに最も近いワード線５ｘの上面上から拡散ビット線２の第１の注入拡散層７ａ側の端部上及び素子分離領域８上に至る領域に絶縁膜１１が設けられている。 - 特許庁

The surface-mounted diode 100d having the above structure can be designed such that it has large ESD resistance by suitably setting the diffusion depth and the surface impurity concentration of the n conduction type impurity diffusion region 12 and the p conduction type impurity diffusion region 13.例文帳に追加

上記の構造を有する表面型ダイオード１００ｄは、ｎ導電型不純物拡散領域１２およびｐ導電型不純物拡散領域１３の拡散深さや表面不純物濃度を適宜設定することで、大きなＥＳＤ耐量を持つように設計することができる。 - 特許庁

The semiconductor product is constituted in such a structure that the drain diffusion of the phosphorus-diffused ESD protective off-transistor is not provided adjacently to an off-gate and the arsenic N+ diffusion 5 is provided in the adjacent area of an element separating region 8.例文帳に追加

リン拡散のESD保護オフトランジスタのドレイン拡散をオフゲートに隣接せず、かつ素子分離領域８と隣接する領域に砒素N+拡散５を設ける構造とした。 - 特許庁

A frame has slits 42 where both ends in a lateral direction of a diffusion sheet 20 and both ends in a lateral direction of a rectangular region 26 of the diffusion plate 18 are inserted.例文帳に追加

フレームは、拡散シート２０の横方向の両端部及び拡散板１８の矩形領域２６の横方向の両端部が差し込まれるスリット４２を有する。 - 特許庁

An impurity diffusion region 24F in an outermost end is cut to a plurality of division diffusion regions 26A, 26B, 26C in a gate width wise direction 40 of a gate electrode.例文帳に追加

最端部の不純物拡散領域２４Ｆは、ゲート電極のゲート幅方向４０で複数の分割拡散領域２６Ａ，２６Ｂ，２６Ｃに分断されている。 - 特許庁

An anode electrode 12 is formed on a p-type diffusion layer 4 and a cathode electrode 13 is formed on the n-type high concentration diffusion layer 10 at the outer side of the light-receiving region.例文帳に追加

受光領域の外側においては、ｐ型拡散層４上にアノード電極１２、ｎ型高濃度拡散層１０上にカソード電極１３が形成されている。 - 特許庁

A diffusion layer 2 is formed on a semiconductor substrate 1, and an insulating film 3 is formed on the surface of the diffusion layer 2 except on a region where a contact hole 4 is formed (a).例文帳に追加

半導体基板１に拡散層２を形成し、拡散層２の表面のコンタクトホール４の形成領域を除いた表面に絶縁膜３を形成する（ａ）。 - 特許庁

In this semiconductor device, LOCOS oxide films 14, 15, and N-type diffusion layers 22, 23 are formed around a P-type diffusion layer 18 as an emitter region.例文帳に追加

本発明の半導体装置では、エミッタ領域としてのＰ型の拡散層１８の周囲には、ＬＯＣＯＳ酸化膜１４、１５、Ｎ型の拡散層２２、２３が形成される。 - 特許庁

A thin impurity diffusion inhibition layer with an approximately 1 nm thickness is buried into a semiconductor region for forming such impurity diffusion layer as source/drain regions in advance.例文帳に追加

ソース／ドレイン領域等の不純物拡散層を形成する半導体領域に予め、膜厚１ｎｍ程度の薄い不純物拡散抑制層を埋め込み形成しておく。 - 特許庁

A P type diffusion layer 106 to become an emitter layer of a horizontal PNP transistor of the IIL and a P type diffusion layer 107 to become a collector layer are formed on the first element region.例文帳に追加

第１の素子領域にはＩＩＬの横型ＰＮＰトランジスタのエミッタ層となるＰ型拡散層１０６と、コレクタ層となるＰ型拡散層１０７が形成される。 - 特許庁

A control part 17 forms an image for interpretation of radiograms in which the region with the diffusion coefficient less than the threshold is significantly indicated among the diffusion weighted images against the other regions.例文帳に追加

制御部１７は、拡散強調画像のうちで拡散係数が閾値未満である領域を他の領域に対して際立たせて表した読影用画像を生成する。 - 特許庁

A flash EEPROM has such a structure where a well diffusion region is formed on a semiconductor substrate, and furthermore a low- concentration layer is formed on the surface of the well diffusion layer.例文帳に追加

フラッシュＥＥＰＲＯＭの構造で、ウェル拡散領域が半導体基板に形成され更にこのウェル拡散領域表面に低濃度層が設けられる。 - 特許庁

In the element formation regions demarcated by the isolation 105, a diffusion layer region 111 is formed, and a diffusion layer electrode 113b is formed thereon.例文帳に追加

上記素子分離１０５により画成された素子形成領域には、拡散層領域１１１、その上部にシリサイドで構成された拡散層電極１１３ｂが形成されている。 - 特許庁

To enable reduction of a layout area in a CMOS circuit having a source diffusion layer and a well region having the same potential as the diffusion layer.例文帳に追加

本発明は、ソース拡散層がウェル領域の電位と同電位になるＣＭＯＳ回路において、レイアウト面積を減少できるようにすることを最も主要な特徴とする。 - 特許庁

The isolation region 13 is composed of: a first isolation region 131 including an impurity diffusion region formed in the vicinity of a boundary of an n-type semiconductor layer 2 of a p type semiconductor substrate 1; and a second isolation region 132 on the first isolation region 131.例文帳に追加

分離領域１３をｐ型半導体基板１のｎ−型半導体層２の境界付近に設けた不純物拡散領域からなる第１分離領域１３１と、第１分離領域１３１上の第２分離領域１３２から構成とする。 - 特許庁

The semiconductor device has a drain drift region including a RESURF region formed on a semiconductor substrate, the drain drift region and/or the RESURF region having a diffusion region having a lower surface in a wave shape in a gate width direction.例文帳に追加

半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び／又はリサーフ領域がゲート幅方向に波型（ウェーブ）状の下面形状の拡散領域を有することにより上記課題を解決する。 - 特許庁

The reset transistor comprises a floating diffusion region for detecting charges, a junction region for discharging the charges, a gate for controlling transfer of charges from the floating diffusion region to the junction region by receiving a reset signal, and a potential well integrated with the lower portion of the gate.例文帳に追加

本発明のリセットトランジスタは、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The isolation region 30 between the analog circuit region 10 and the digital circuit region 20 is constituted so as to comprise heavily doped P^+ type impurity regions 4 and an N type diffusion layer 2, which is formed so as to be apart from the impurity regions 4 and have portions of a P^- type substrate region 1 between the diffusion layer and the impurity regions.例文帳に追加

アナログ回路領域１０とデジタル回路領域２０との間の分離領域３０は、高不純物濃度のＰ^+ 型の不純物領域４と、不純物領域４から離間して間にＰ^- 型基板領域１の部分を有して形成されたＮ型の拡散層２とを具備して構成されている。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The semiconductor device further comprises: a second-conductivity-type high-concentration impurity region 111 in the impurity region 104 between the adjacent trenches; and a diffusion suppressing element (for example, carbon) doped region 106 that includes the high-concentration impurity region 111 and prevents the diffusion of a second-conductivity-type impurity.例文帳に追加

さらに隣接するトレンチ間における不純物領域１０４中に、第２導電型高濃度不純物領域１１１と、高濃度不純物領域１１１を包含すると共に第２導電型不純物の拡散を抑制する拡散抑制元素（例えば炭素）ドープ領域１０６とが形成されている。 - 特許庁

After a process, in which a cobalt silicide film 8 which covers a source/drain diffusion layer region 7 as well as a gate electrode 4 of a polycrystal silicon is formed, there are provided process where an impurity ion is implanted in the region between the source/drain diffusion layer region and a channel region, which is thermally processed to form an SD extension 61.例文帳に追加

多結晶シリコンのゲート電極４及びソース・ドレイン拡散層領域を７覆うコバルトシリサイド膜８を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してＳＤエクステンション６１を形成する工程を備える。 - 特許庁

A first N-type impurity diffusion layer 41 is formed in the region between adjoining P-type wells 23.例文帳に追加

隣り合うＰ型ウエル２３の間の領域には、第１Ｎ型不純物拡散層４１が形成されている。 - 特許庁

To provide a solid-state imaging apparatus that stabilizes the potential of a floating diffusion region and has a low noise characteristics.例文帳に追加

フローティングディフュージョン領域の電位を安定させ、低ノイズ特性を有する固体撮像装置を提供する。 - 特許庁

An impurity diffusion region (64) of the reverse conductivity to the second well is formed in the second well (63).例文帳に追加

第２のウェル（６３）内に、第２のウェルとは逆導電型の不純物拡散領域（６４）が形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor device that suppresses variance in resistance value of an impurity diffusion region.例文帳に追加

不純物拡散領域の抵抗値のばらつきを抑制しうる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device having a high density diffusion region with a low resistance, and also to provide a method of manufacturing the same.例文帳に追加

低抵抗な高濃度拡散領域を有する半導体装置及びその製造方法を提供する。 - 特許庁