| 例文 (999件) |
diffusion regionの部分一致の例文一覧と使い方
該当件数 : 1718件
P-type impurity is diffused into a semiconductor substrate 100 with an n-type semiconductor region 1 and an n^--type semiconductor region 2a formed thereon through heat diffusion method, until a predetermined depth is obtained to form an n^--type semiconductor region 2 and a p-type semiconductor region 3a.例文帳に追加
ｎ型半導体領域１及びｎ^−型半導体領域２ａが形成された半導体基板１００に、熱拡散法によってｐ型不純物を所定の深さまで拡散させ、ｎ^−型半導体領域２及びｐ型半導体領域３ａを形成する。 - 特許庁
A semiconductor device includes a substrate (semiconductor substrate 1) in which an element isolation region 3 for isolating an element formation region 2 from other regions is formed, a gate groove 4 formed in the element formation region 2, and a pair of diffusion regions 5 formed in the element formation region 2 and disposed separately from each other across the gate groove 4.例文帳に追加
素子形成領域２を他の領域と分離する素子分離領域３が形成された基板（半導体基板１）と、素子形成領域２に形成されたゲート溝４と、素子形成領域２にゲート溝４を挟んで離間して形成された一対の拡散領域５を有する。 - 特許庁
Consequently, a punch through stopper region 4 is formed in a region for forming a submicron CMOS transistor while preventing formation of the punch through stopper region in a region for forming an analog CMOS transistor, a high breakdown strength MOS transistor, a bipolar transistor, a diode or a diffusion resistor.例文帳に追加
それによって、サブミクロンＣＭＯＳトランジスタの形成領域にパンチスルーストッパー領域４を形成するとともに、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗の形成領域にパンチスルーストッパー領域が形成されるのを防ぐ。 - 特許庁
In the lateral direction of the element region 2, the impurity concentration of a specific region 2a occupying the area from a first boundary location 15 to a second boundary location 16 is lower than that of a main region 2b occupying the area from the body diffusion region 3 to the first boundary location 15.例文帳に追加
素子領域２のうち、横方向に関して、ボディ拡散領域３から第１境界位置１５までを占める主領域２ｂの不純物濃度に比して、第１境界位置１５から第２境界位置１６までを占める特定領域２ａの不純物濃度が低い。 - 特許庁
Also, since this can eliminate the necessity of increasing an overlapping quantity between the n^+-source region 7 and the p^+-type contact region 9 and increasing a heat treatment time, the diffusion of the p^+-type contact region 9 up to a channel region can be prevented and the fluctuation of the operation threshold Vt can be prevented.例文帳に追加
また、ｎ^+型ソース領域７とｐ^+型コンタクト領域９とのオーバラップ量を増やしたり、熱処理時間を増やしたりする必要がないため、チャネル領域までｐ^+型コンタクト領域９が拡散してしまうことを防止でき、動作しきい値Ｖｔの変動を防止できる。 - 特許庁
Punch-through preventive regions 150 and 160 are formed at positions deeper than the transfer facilitation region 140 in the region from the transfer gate 130 to the floating diffusion part 120, or at positions shallower than the transfer facilitation region 140 in the lower layer region of the transfer gate 130.例文帳に追加
また、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる領域の転送容易化領域１４０より深い位置、あるいは、転送ゲート部１３０の下層領域の転送容易化領域１４０より浅い位置に、パンチスルー防止領域１５０、１６０を形成した。 - 特許庁
The second clad layer 6 has a p-type impurity selective diffusion region 7 formed by selectively diffusing Zn.例文帳に追加
また、第２クラッド層６は、Ｚｎが選択拡散されることによって形成されたｐ型の不純物選択拡散領域７を有している。 - 特許庁
To provide a semiconductor device where, comprising a copper wiring, a trace amount of diffusion of a copper atom into a memory housing region is surely prevented.例文帳に追加
銅配線を備え、メモリ収納領域への銅原子の微量の拡散を確実に防止できる半導体装置を提供する。 - 特許庁
By such a structure, the N type diffusion layer 8 spreads in the vicinity of the surface of an epitaxial layer 4 and becomes a low concentration region.例文帳に追加
この構造により、エピタキシャル層４表面近傍では、Ｎ型の拡散層８の拡散領域は広がり、低濃度領域となる。 - 特許庁
The N-type guard band diffusion layer NGB1 is connected to the power supply potential of a random logic region 2 by sufficient low resistance wiring.例文帳に追加
Ｎ型ガードバンド拡散層ＮＧＢ１は、十分な低抵抗の配線により、ランダムロジック領域２の電源電位と接続される。 - 特許庁
A panel frame 3 having the light diffusion effect is formed of a transparent member and the front surface of the game region 4a is hollowed out.例文帳に追加
光拡散効果を有するパネル枠３も透明部材によって形成されており、遊技領域４ａの前面がくり抜かれている。 - 特許庁
In succession, N-type impurities are diffused in the intrinsic base region 6 through high-temperature heat treatment, to form an emitter diffusion layer 11.例文帳に追加
続いて、高温の熱処理により、真性ベース領域６内にＮ型不純物を拡散させ、エミッタ拡散層１１を形成する。 - 特許庁
Therefore, when a P-type base region 3 is formed, the diffusion of B caused by the holes of carbon sites can be prevented.例文帳に追加
このため、ｐ型ベース領域３を形成する際に、炭素サイトの空孔に起因して発生するＢの拡散を防止することができる。 - 特許庁
In the vertical MOS semiconductor device 1, a source region is formed of double diffusion structures 5 and 6 of different impurity concentrations.例文帳に追加
本発明の縦型ＭＯＳ半導体装置１では、ソース領域を不純物濃度の異なる二重拡散構造５、６により形成する。 - 特許庁
Then, diffusion plates 7 for emitting the reflected light are arranged opposed to each other through the reflection means 4 and a hollow region 6.例文帳に追加
そして、その反射手段４と中空領域６を介して、反射された光を出光する拡散板７が対向配置される。 - 特許庁
Upper surfaces of an insulating layer 22 and the n-type diffusion region 23 are the same in height and almost flat surface without level difference.例文帳に追加
絶縁膜２２とｎ型拡散領域２３の上面は同一の高さとなっており、段差のないほぼ平坦な面となっている。 - 特許庁
In a p support substrate 1 located below the FBC4, an n well diffusion region 7 is formed in contact with the embedded oxide film 2.例文帳に追加
FBC４の下方に位置するｐ支持基板１内には、埋め込み酸化膜２に接してｎウェル拡散領域７が形成されている。 - 特許庁
A high-concentration diffusion region 13 of the high-drive MOS transistor is formed with the gate structure 6 and the first sidewall 12 as a mask.例文帳に追加
ゲート構造６及び第１のサイドウオール１２をマスクとして高駆動ＭＯＳトランジスタの高濃度拡散領域１３を形成する。 - 特許庁
A first contact 310 is connected to the gate electrode 210, and a second contact 320 is connected to the diffusion layer region 220.例文帳に追加
ゲート電極２１０には第１コンタクト３１０が接続しており、拡散層領域２２０には第２コンタクト３２０が接続している。 - 特許庁
Further, under a gate electrode of the selective gate transistor, a shape of the source/drain diffusion layer region of this selective gate transistor (23, 24) is made asymmetry.例文帳に追加
そして、選択ゲートトランジスタのゲート電極下で、この選択ゲートトランジスタのソース／ドレイン拡散層領域(23,24)の形状を非対称とする。 - 特許庁
Source/drain diffusion layers S, D are formed within the supporting board so as to sandwich a channel region under the first part of the gate electrode.例文帳に追加
ソース／ドレイン拡散層Ｓ、Ｄは、ゲート電極の第１部分の下方のチャネル領域を挟むように支持基板内に形成される。 - 特許庁
A trench groove 22 is formed in a diffusion layer formation region A2 and an epitaxial film 4 is formed to fill in the trench groove 22.例文帳に追加
次いで、拡散層形成領域Ａ２にトレンチ溝２２を形成し、このトレンチ溝２２を埋め込むかたちでエピタキシャル膜４を成膜する。 - 特許庁
A p-type diffusion region 3 is formed as an anode 2 of a diode on one-side main surface side of an n-type semiconductor substrate 1.例文帳に追加
ｎ型の半導体基板１の一方の主表面の側には、ダイオードのアノード２として、ｐ型拡散領域３が形成されている。 - 特許庁
The word line functions as the gate electrode 104 on a channel region provided between the source/drain diffusion regions 107a and 107b.例文帳に追加
ワード線は、ソース／ドレイン拡散領域１０７ａ，１０７ｂの間のチャネル領域上において、ゲート電極１０４として機能する。 - 特許庁
An accumulation region 49D of a metal element is formed on the interface between the Cu wiring pattern and the insulating diffusion barrier film by heat treatment.例文帳に追加
熱処理により、銅配線パターンと絶縁性拡散障壁膜との界面に、金属元素の濃集領域４９Ｄを形成する。 - 特許庁
Thus, implantation using the heavy ion is conducted to the pocket region to positively make a pocket diffusion layer 17 amorphous.例文帳に追加
このようにポケット領域に対して重イオンを用いた注入を行なうことにより、ポケット拡散層１７を積極的にアモルファス化する。 - 特許庁
Only a p-type body layer 103 and a P^+-type diffusion region 104 are formed in a mesa between the gate trenches 110.例文帳に追加
また、ゲートトレンチ１１０の間のメサ部には、Ｐ型ボディ層１０３およびＰ^＋型拡散領域１０４のみが形成されている。 - 特許庁
To reduce both a light leakage current and diffusion of impurities to a channel region e.g. when a pixel pitch is narrowed.例文帳に追加
例えば、画素ピッチが狭小化された場合に、光リーク電流、及びチャネル領域への不純物の拡散の両方を低減する。 - 特許庁
To provide a solar cell manufacturing method in which a desired impurity diffusion region can be stably formed within a narrow range.例文帳に追加
狭小な範囲に所望の不純物拡散領域を安定的に形成することができる太陽電池製造方法を提供する。 - 特許庁
The impurities 110 are introduced into a silicon substrate 101 using a silicon nitride film pattern 107 and a polycrystal silicon film pattern 108 as a mask, a high concentration impurity diffusion layers of an N type (N^+ type diffusion layers 111, 112) are formed at positions of a source region and a drain region of the MOS transistor.例文帳に追加
シリコン基板１０１に、シリコン窒化膜パターン１０７、多結晶シリコン膜パターン１０８をマスクにして、不純物１１０を導入し、ＭＯＳ型トランジスタのソース領域、及びドレイン領域の位置に、Ｎ型の高濃度不純物拡散層（Ｎ^+型拡散層１１１、１１２）を形成する。 - 特許庁
The high concentration diffusion area 13 keeps an approximately equal distance from the p-type semiconductor region 14 as if it surrounds the p-type semiconductor region 14, and has a first high concentration diffusion regions 13a to a sixth 13f that are respectively formed by keeping the equal distance.例文帳に追加
高濃度拡散領域１３は、Ｐ型半導体領域１４を囲むようにＰ型半導体領域１４からほぼ均等な距離だけ離間し、且つそれぞれ離間して形成された第１の高濃度拡散領域１３ａ〜第６の高濃度拡散領域１３ｆを備える。 - 特許庁
The MOS capacitor uses an n-type diffusion region 2 formed on the top face of a p-type silicon substrate 1 as a bottom electrode, a gate insulation film 3 formed above the n-type diffusion region 2 as a dielectric layer, and a gate electrode 4 formed on the gate insulation film 3 as a top electrode.例文帳に追加
ＭＯＳキャパシタは、Ｐ型シリコン基板１の上面部に形成されたＮ型拡散領域２を下部電極とし、その上に形成されたゲート絶縁膜３を誘電体層とし、当該ゲート絶縁膜３の上に形成されたゲート電極４を上部電極としている。 - 特許庁
In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor.例文帳に追加
ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。 - 特許庁
The element isolation insulating film 132 is formed thicker than the element isolation insulating film 134, and in the n-type source side diffusion region 114, the peak concentration section having a highest impurity concentration is formed in a deeper position than in the n-type drain side diffusion region 112.例文帳に追加
ここで、素子分離絶縁膜１３２が素子分離絶縁膜１３４よりも膜厚が厚く形成され、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分が深い位置に形成されている。 - 特許庁
To provide a semiconductor device capable of suppressing a short-channel effect and an increase in junction capacity in a diffusion layer region while miniaturizing the width of a sidewall and gate length, having low parasitic resistance in the diffusion layer region and excellent in HC (hot carrier) characteristics, and to provide a manufacturing method thereof.例文帳に追加
サイドウォールの幅及びゲート長の微小化を図りつつ、短チャンネル効果及び拡散層領域における接合容量の増大が抑えられ、また、拡散層領域の寄生抵抗が小さく、ＨＣ耐性に優れた半導体装置及びその製造方法を提供すること。 - 特許庁
The magnetic memory of spin injection writing type comprises a memory cell 1 having a magnetoresistive effect element 3 whose one end is connected to a first node and a selective transistor 4 of which a first diffusion region is connected to the other end of the magnetoresistive effective element and the second diffusion region is connected to the second node.例文帳に追加
スピン注入書き込み型磁気記憶装置は、一端が第１ノードに接続される磁気抵抗効果素子３と、第１拡散領域が磁気抵抗効果素子の他端に接続され、第２拡散領域が第２ノードに接続される選択トランジスタ４とを有するメモリセル１を含む。 - 特許庁
The gate length of the gate elelctrode is not more than 30 nm, the distance between the impurity diffusion region and the gate electrode edge is not more than 10 nm, and a lateral distribution of an impurity concentration in the impurity diffusion region is not less than 1 order of magnitude/3 nm.例文帳に追加
前記ゲート電極のゲート長は３０ｎｍ以下であり、前記不純物拡散領域とゲート電極エッジとの距離は１０ｎｍ以下であり、前記不純物拡散領域における不純物濃度の横方向の分布は、１桁／３ｎｍ以上であることを特徴とする。 - 特許庁
With regard to two adjacent bit lines 1132, one bit line 1132 is connected electrically with one source/drain diffusion region 1107 on the same row while the other bit line 1132 is connected electrically with the other source/drain diffusion region 1107 on the same row.例文帳に追加
また、隣り合う２つのビット線１１３２に関して、一方のビット線１１３２は同一列のソース／ドレイン拡散領域１１０７の一方に電気的に接続する一方、他方のビット線１１３２はその同一列のソース／ドレイン拡散領域１１０７の他方に電気的に接続している。 - 特許庁
The outer layer part 35 is adjacent to the internal electrode 20a and has a diffusion region 37 with a compound including Mn and Si diffused, and the internal electrode 20a is adjacent to the outer layer part 35 and has a diffusion region 22 with an Ni-Mn alloy diffused therein.例文帳に追加
外層部３５は、内部電極２０ａに隣接すると共にＭｎとＳｉとを含む化合物が拡散された拡散領域３７を有し、内部電極２０ａは、外層部３５に隣接すると共にＮｉ—Ｍｎ合金が拡散された拡散領域２２を有している。 - 特許庁
The second layer is provided between the processing layer and the clad layer, and has a first conductivity type formed of either one of a region having a higher impurity density than that of the current diffusion layer and a region having a dopant different from that of the current diffusion layer.例文帳に追加
第２の層は、前記加工層と前記クラッド層との間に設けられ、前記電流拡散層の不純物濃度よりも高い不純物濃度を有する領域、および前記電流拡散層のドーパントとは異なるドーパントを有する領域、のいずれかからなる第１の導電形を有する。 - 特許庁
A fuel cell which comprises a fuel cell system comprises: an electrolyte membrane; a pair of electrodes; a porous gas diffusion layer; and a radical inhibitory substance disposed in at least one of the electrodes and/or in a region containing a boundary with the electrode on at lease one side of the gas diffusion region.例文帳に追加
燃料電池システムが備える燃料電池は、電解質膜と、一対の電極と、多孔質なガス拡散層と、少なくとも一方の電極内、および／または、少なくとも一方のガス拡散層における電極との境界を含む領域内に配置されたラジカル抑制物質と、を備える。 - 特許庁
This semiconductor device 100 includes an MOSFET 110 having: a gate electrode 115 formed above a silicon substrate 101; and a first impurity diffusion region 103 and a second impurity diffusion region 105, formed in the silicon substrate 101 in different sides of the gate electrode 115.例文帳に追加
半導体装置１００は、シリコン基板１０１の上部に設けられたゲート電極１１５と、ゲート電極１１５の異なる側方においてシリコン基板１０１に設けられた第一不純物拡散領域１０３および第二不純物拡散領域１０５とを有するＭＯＳＦＥＴ１１０を含む。 - 特許庁
The gate wiring 105 has a dummy contact 105b, having a symmetrical shape to the contact 105a as holding the p-type impurity diffusion region 101, while having the dummy contact 105c, having the symmetrical shape to the contact 105a as holding the n-type impurity diffusion region 102.例文帳に追加
また、ゲート配線１０５は、Ｐ型不純物拡散領域１０１を挟んでコンタクト部１０５ａと対称な形状を有するダミーコンタクト部１０５ｂを有すると共に、Ｎ型不純物拡散領域１０２を挟んでコンタクト部１０５ａと対称な形状を有するダミーコンタクト部１０５ｃを有する。 - 特許庁
In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 64 transferring charge generated by the photodiode 61 to a floating diffusion region 65 and a reset transistor 66 discharging charge in the floating diffusion region 65, are arranged.例文帳に追加
CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１により生成された電荷を浮遊拡散領域６５に転送する転送ゲート６４と、浮遊拡散領域６５の電荷を排出するリセットトランジスタ６６とを少なくとも備える複数の単位画素５０が配列されている。 - 特許庁
In a structure of the lateral double diffusion MOS transistor formed on a p-type semiconductor substrate 7, a high concentration p-type diffusion layer 10 serving as an electrode of a low concentration p-type well layer 11 is formed in contact with a high concentration n-type diffusion layer 9 serving as a source region.例文帳に追加
ｐ型半導体基板上７に形成された横型二重拡散ＭＯＳトランジスタを構成において、ソース領域となる高濃度ｎ型拡散層９に接するように、低濃度ｐ型ウエル層１１の電極となる高濃度ｐ型拡散層１０を形成する。 - 特許庁
The gas permeability in the region of the gas diffusion layer 23 corresponding to the rib 21a of the separator 21 is established so that the near side to the gas inlet port 25 (gas diffusion layer 23b) may become higher than the near side to the gas exhaust port (gas diffusion layer 23a) against an inlet side branch passage 35.例文帳に追加
セパレータ２１のリブ２１ａに対応するガス拡散層２３の領域におけるガス透過率を、導入側分岐流路３５に対し、ガス導入口２５に近い側（ガス拡散層２３ｂ）がガス導出口２９に近い側（ガス拡散層２３ａ）より高くなるよう設定する。 - 特許庁
A semiconductor device includes: a semiconductor substrate 1; a through electrode 7 penetrating the semiconductor substrate 1; a diffusion layer 24 that is located at the upper part of the semiconductor substrate 1 and provided in a region located at the side of the through electrode 7; and the diffusion layer 22 provided at the upper part of the diffusion layer 24.例文帳に追加
半導体装置は、半導体基板１と、半導体基板１を貫通する貫通電極７と、半導体基板１の上部であって、貫通電極７の側方に位置する領域に設けられた拡散層２４と、拡散層２４の上部に設けられた拡散層２２とを備えている。 - 特許庁
The pattern length of a gate line GL formed in the upper layer of a diffusion layer RS of a wafer SI is grasped, and sub-field division is carried out by arranging connecting parts DP1 and DP3 in an NRS outside the region of the diffusion layer RS so that the number of sub-field connecting parts DP2 on the diffusion layer RS can be minimized.例文帳に追加
ウエーハＳＩの拡散層ＲＳの上層に形成されるゲートラインＧＬのパターン長さを把握し、例えば拡散層の領域外ＮＲＳに接続部ＤＰ１，ＤＰ３を配置し、拡散層ＲＳ上での接続数ＤＰ２を最小となるように配置したサブフィールド分割とする。 - 特許庁
The control means changes the diffusion region between at least two regions set in advance and changes the diffusion regions of the hot water by controlling the water flow to a plurality of the diffusion pipes or by controlling an angle and/or a position of the pipe to the heat exchanger.例文帳に追加
前記制御手段は、拡散領域を予め設定した少なくとも二つの領域の間で変化させ、また、複数本配置した拡散パイプへの通水制御によってあるいはパイプの熱交換器に対する角度制御及び又は位置制御によって湯水の拡散領域を変化させる。 - 特許庁
| 例文 (999件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|