「diffusion-type」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The capacitor 30 includes n-type impurity diffusion layers 32, 33, an n-type impurity implantation region 34, a capacitive insulation film 35, and an upper electrode 36.例文帳に追加

キャパシタ３０は、Ｎ型不純物拡散層３２，３３、Ｎ型不純物注入領域３４、容量絶縁膜３５、および上部電極３６を含んでいる。 - 特許庁

In the mask ROM 1, strip-like n^+-type diffusion layers 3 are formed on a p-type silicon substrate 2 at prescribed pitches.例文帳に追加

本発明の第１実施例のマスクＲＯＭ１は、ｐ型シリコン基板２上に、短冊形状のｎ^＋型拡散層３が所定のピッチで形成されている。 - 特許庁

P-type isolation regions 13 are provided inside the N-type diffusion layer 14 extending in a certain direction and separated from each other by a certain interval.例文帳に追加

Ｎ型拡散層１４内に、複数のＰ型の分離領域１３が、一方向に延在し、互いに一定の距離を隔てて平行に形成される。 - 特許庁

A P^+type first diffusion layer 32 is formed in the surface of an N^-type first base layer 12 across the operation region R1 and the terminating region R3.例文帳に追加

動作領域Ｒ１から終端領域Ｒ３に亘って、Ｎ^- 型の第１ベース層１２の表面内にＰ^+ 型の第１拡散層３２形成される。 - 特許庁

In the p-type semiconductor region 45, the position of an impurity concentration peak is located separate from the forming position of a low-concentration n-type impurity diffusion region 44.例文帳に追加

このｐ型半導体領域４５において、不純物濃度のピーク位置は、低濃度ｎ型不純物拡散領域４４の形成位置から離れている。 - 特許庁

A protective film 10 is formed on the N-type silicon substrate 1 where an isolated region 3 and an N-type diffusion layer 4, which becomes a channel region, are formed.例文帳に追加

分離領域３及びチャネル領域となるＮ型拡散層４が形成されたＮ型のシリコン基板１上に、保護膜１０を形成する。 - 特許庁

By a diffusion technology a p+ type semiconductor 11 and an n+ type semiconductor 12 are formed on both end surfaces of a semiconductor wafer to make a plurality of diodes, respectively.例文帳に追加

拡散技術で、セミコンダクターウェハーの両端面に、ｐ+型コンダクター１１及びｎ+型のセミコンダクター１２を形成し、それぞれ複数のダイオードを作る。 - 特許庁

In the semiconductor device, for example, the MOS transistor, a p-type diffusion layer 5 as a back gate region is formed on an n-type epitaxial layer 3.例文帳に追加

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層３には、バックゲート領域としてのＰ型の拡散層５が形成されている。 - 特許庁

This semiconductor device 10 comprises an n-type diffusion layer 17 between an insulating layer 15 formed on the surface of a trench 19 and an n-type semiconductor region 11.例文帳に追加

半導体素子１０は、トレンチ１９の表面に形成された絶縁層１５とＮ型半導体領域１１との間にＮ型拡散層１７を備える。 - 特許庁

An n-type impurity is diffused into the n-type diffusion layer 17 with a concentration gradient provided in the direction connecting a source electrode 21 and a drain electrode 22.例文帳に追加

Ｎ型拡散層１７は、ソース電極２１とドレイン電極２２とを、結ぶ方向に濃度勾配を設けてＮ型不純物が拡散されている。 - 特許庁

The first fuel nozzle 41 of a diffusion combustion type supplies a fuel-air mixture directly to the gas-phase combustion chamber 20 from a nozzle tip 53 of an air blast type.例文帳に追加

拡散燃焼方式の第１燃料ノズル４１は、エアーブラスト方式のノズルチップ５３から気相燃焼室２０に直接混合気を供給する。 - 特許庁

A semiconductor integrated circuit device contains a second conductivity-type first diffusion region tub formed on the surface of a first conductivity-type semiconductor substrate sub.例文帳に追加

半導体集積回路装置は、第１導電型の半導体基板ｓｕｂの表面に形成された第２導電型の第１拡散領域ｔｕｂを含む。 - 特許庁

An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁

On an n-type GaAs substrate 501, an n-type GaAs collector layer 502, a p-type GaAs base layer 503, a p-type GaNAs diffusion-preventing layer 504, an n-type AlGaAs emitter layer 505, and an n-type GaAs contact layer 506 are laminated in order through crystal growth.例文帳に追加

ｎ型ＧａＡｓ基板５０１上に、ｎ型ＧａＡｓコレクタ層５０２、ｐ型ＧａＡｓベース層５０３、ｐ型ＧａＮＡｓ拡散防止層５０４、ｎ型ＡｌＧａＡｓエミッタ層５０５、ｎ型ＧａＡｓコンタクト層５０６が結晶成長によって順に積層されて構成されている。 - 特許庁

The diode element 24 comprises a P-type well 21 formed in the semiconductor substrate 1, an N-type diffusion layer 8 formed on a P-type well 21 in the semiconductor substrate 1, an N-type second polysilicon film 9 formed in an upper side of the N-type diffusion layer 8 on the semiconductor substrate 1 and a nickel cilicide 12 formed on the second polysilicon film 9.例文帳に追加

ダイオード素子２４は、半導体基板１に形成されたＰ型ウェル２１と、半導体基板１におけるＰ型ウェル２１の上に形成されたＮ型拡散層８と、半導体基板１上におけるＮ型拡散層８の上側に形成されたＮ型の第２のポリシリコン膜９と、第２のポリシリコン膜９の上に形成されたニッケルシリサイド１２とを含む。 - 特許庁

To provide a p type diffusion layer formation composition, a manufacturing method of a p type diffusion layer, and a manufacturing method of solar cells which form the p type diffusion layer area-selectively while suppressing internal stress and warpage of each substrate without significantly lowering the life time in a manufacturing process of the solar cells using crystal silicon substrates.例文帳に追加

結晶シリコン基板を用いた太陽電池セルの製造工程において、ライフタイムを大きく低下させずに、シリコン基板中の内部応力、基板の反りを抑制しつつ、部位選択的にｐ型拡散層を形成することが可能なｐ型拡散層形成組成物、ｐ型拡散層の製造方法、及び太陽電池セルの製造方法の提供。 - 特許庁

The CMOSN-type substrate diode for temperature sensor (50) is provided with an n-type substrate (51), a p-type well layer (52) formed in the n-type substrate, an n-type high concentration layer (53) formed in the p-type layer and a p^+-diffusion layer (57) formed near a surface of the n-type high concentration layer.例文帳に追加

温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）は、Ｎ型基板（５１）と、このＮ型基板内に形成されたＰｗｅｌｌ層（５２）と、このＰｗｅｌｌ層内に形成されたＮ型高濃度層（５３）と、このＮ型高濃度層の表面近傍に形成されたｐ^＋拡散層（５７）とを有する。 - 特許庁

A light emitting diode is provided with: a p-type GaP substrate 12; a p-type GaP contact layer 13 stacked on this p-type GaP substrate 12; a p-type AlInP second clad layer 14; a p-type AlGaInP active layer 15; an n-type AlInP first clad layer 16; and an n-type AlGaAs current diffusion layer 17.例文帳に追加

発光ダイオードは、ｐ型ＧａＰ基板１２と、このｐ型ＧａＰ基板１２上に積層されたｐ型ＧａＰコンタクト層１３、ｐ型ＡｌＩｎＰ第２クラッド層１４、ｐ型ＡｌＧａＩｎＰ活性層１５、ｎ型ＡｌＩｎＰ第１クラッド層１６及びｎ型ＡｌＧａＡｓ電流拡散層１７とを備えている。 - 特許庁

An N-type well diffusion layer 8 is formed by ion-implanting N-type dopants using a first resist mask to cover only an NMOS forming region Rnm, and then a P type well diffusion layer 11 is formed by ion-implanting P-type dopants using a second resist mask 9 to cover only a PMOS forming region Rpm.例文帳に追加

ＮＭＯＳ形成領域Ｒnmのみを覆う第１のレジストマスクを用いてＮ型不純物のイオン注入を行なって、Ｎ型ウェル拡散層８を形成した後、ＰＭＯＳ形成領域Ｒpmのみを覆う第２のレジストマスク９を用いて、Ｐ型不純物のイオン注入を行なって、Ｐ型ウェル拡散層１１を形成する。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The semiconductor device has silicon substrates (N-type well 8 and P-type well 9), on which a trench 2 is formed and impurity regions (N-type well contact diffusion layer region 4 and P-type well contact diffusion layer region 6) that are conductive, similar to the well and is formed so as to be more heavily concentrated across the area, from the side surface of the trench 2 to the silicon substrate surface.例文帳に追加

半導体装置は、トレンチ２が形成されたシリコン基板（Ｎウェル８、Ｐウェル９）と、トレンチ２の側面からシリコン基板表面にかけて、ウェルと同じ導電型で、当該ウェルより高濃度で形成された不純物領域（Ｎ型ウェルコンタクト拡散層領域４、Ｐ型ウェルコンタクト拡散層領域６）と、を備える。 - 特許庁

The trench power MOSFET comprises a first conductivity-type epitaxial layer 2, a second conductivity-type body layer 3, and a first conductivity-type source diffusion layer 7 on a first conductivity-type semiconductor substrate 1; further comprises a trench gate electrode 22 which penetrates the source diffusion layer 7 and the body layer 3, and is formed in a trench reaching the epitaxial layer 2.例文帳に追加

第１導電型の半導体基板１の上部には、第１導電型のエピタキシャル層２、第２導電型のボディ層３、第１導電型のソース拡散層７を備え、ソース拡散層７及びボディ層３を貫通しエピタキシャル層２に達するトレンチ内部に形成されるトレンチゲート電極２２を備える。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The device has a PNPN junction structure, having a diffusion layer of a second conductive type, formed in a well of a first conductive type and a diffusion layer of a first conductive type, formed in a well of a second conductive type, with an external resistor being connected to one of the wells to allow limiting a current between an anode and a cathode.例文帳に追加

この装置は、第１導電型のウェルに第２導電型の拡散層が形成され、第２導電型のウェルに第１導電型の拡散層が形成されたＰＮＰＮ接合構造において、アノード及びカソードの間の電流を制限することができる外部抵抗をウェルに連結した構造である。 - 特許庁

The diode element comprises a P type silicon layer 3 formed at a part positioned in an underlayer of the partial separation insulating film 4 in the active region 30, and a P type diffusion layer 5 and an N type diffusion layer 6 formed to reach the buried insulating film 2 while sandwiching the partial separation insulating film 4 and the P type silicon layer 3.例文帳に追加

ダイオード素子は、活性領域３０における部分分離絶縁膜４の下層に位置する部分に形成されるＰ型シリコン層３と、埋込み絶縁膜２に達し、部分分離絶縁膜４およびＰ型シリコン層３を挟むように形成された、Ｐ型拡散層５およびＮ型拡散層６とを有する。 - 特許庁

In the region between an end of the N type impurity diffusion region 5 and an end of a field oxide film 2, a P type impurity diffusion region 4 is formed including an interfacial potential generation part below a bird's beak part 2a.例文帳に追加

また、Ｎ型不純物拡散領域５の端部とフィールド酸化膜２の端部との間の領域において、バーズビーク部２ａの下側の界面準位発生部を含むようにＰ型不純物拡散領域４を形成する。 - 特許庁

In addition to the separating walls (p-type diffusion layers 14a, 14b) for partitioning electrically a magnetism sensor (hall plate) HP, electrodes ED1, ED2 comprising p-type diffusion layers are provided in a substrate as a portion of the Hall element.例文帳に追加

磁気検出部（ホールプレート）ＨＰを電気的に区画する分離壁（Ｐ型の拡散層１４ａおよび１４ｂ）とは別に、基板内に当該ホール素子の一部として、Ｐ型の拡散層からなる電極ＥＤ１およびＥＤ２を設ける。 - 特許庁

A P-type anode diffusion layer 2 is provided on an N-base layer 1, P-type field limiting rings 3a to 3m are provided continuously in ring form surrounding the anode diffusion layer 2, and a silicon oxide film 5 is provided on the rings 3a to 3m.例文帳に追加

Ｎ^-ベース層１上にＰ型のアノード拡散層２を設け、これを取り囲むように連続してリング状にＰ型のフィールド・リミッティング・リング３ａ〜３ｍを設け、このリング３ａ〜３ｍ上には、シリコン酸化膜５を設ける。 - 特許庁

Then, the titanium layer 6 touching the p^+-type diffusion layer 4 is partially formed as silicide through heat treatment shown in Figure (b), and consequently the silicide layers 7a and 7b are formed on the surface of the p^+-type diffusion layer 4.例文帳に追加

その後、図２（ｂ）に示すように熱処理を行うことにより、Ｐ＋型拡散層４と接触したチタン層６が部分的にシリサイド化され、Ｐ＋型拡散層４の表面にそれぞれチタンシリサイド層７ａ，７ｂが形成される。 - 特許庁

Then, by using the resist 9B as a mask, P (phosphorus) ions of a second dosing amount larger than the first dosing amount are so implanted into the region 15C as to form an n-type diffusion region 10C adjacently to the p-type diffusion region 8D.例文帳に追加

そして、レジスト９Ｂをマスクとして、第１のドーズ量よりも大きい第２のドーズ量のＰ（リン）イオンが領域１５Ｃ上に注入され、ｐ型拡散領域８Ｄに隣接してｎ型拡散領域１０Ｃが形成される。 - 特許庁

After isotropic etching a substrate 31 on which a P+ type diffusion layer 35 is formed by using a resist film 37 of a pattern corresponding to the gate, an insulation film 43 sandwiching the P+ type diffusion layer 35 is formed on the substrate 31.例文帳に追加

Ｐ^+型拡散層３５を形成した基板３１に、ゲートに対応するパターンのレジスト膜３７を用いて等方性エッチングを施した後に、Ｐ^+型拡散層３５を挟む絶縁膜４３を基板３１上に形成する。 - 特許庁

The semiconductor device is provided with a shared contact 111 that electrically connects an n-type impurity diffusion layer 106 formed on a p well 103 with a p-type impurity diffusion layer 108 formed on an n well 104.例文帳に追加

半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＰ型不純物拡散層１０８とを電気的に接続するシェアードコンタクト１１１を備えている。 - 特許庁

A p-type diffusion area 17 is formed in a part of a p well area 9 in which an NMOS (N-channel Metal-Oxide Semiconductor) transistor is formed and a GND power supply wire 16 is formed on the p-type diffusion area 17 so as to be electrically connected.例文帳に追加

ＮＭＯＳトランジスタが形成されるＰウェル領域９内の一部にはＰ型拡散領域１７が形成され、Ｐ型拡散領域１７上に電気的に接続してＧＮＤ用電源配線１６が形成される。 - 特許庁

An N-type impurity is applied through ion implantation by using the gate electrode 602 as a mask, and the entire substrate is heated so as to form an N-type second impurity diffusion layer 608 in a shallower area than the first impurity diffusion layer 605.例文帳に追加

ゲート電極６０２をマスクとしてＮ型の不純物をイオン注入した後、熱処理を行なうことにより第１の不純物拡散層６０５よりも浅い領域にＮ型の第２の不純物拡散層６０８を形成する。 - 特許庁

A gate wiring 105 has a contact 105a with a width in the gate-length direction larger than gate electrodes 103 and 104, between a p-type impurity diffusion region 101 and an n-type impurity diffusion region 102.例文帳に追加

ゲート配線１０５は、Ｐ型不純物拡散領域１０１とＮ型不純物拡散領域１０２との間に、ゲート電極１０３及び１０４よりもゲート長方向の幅が大きいコンタクト部１０５ａを有している。 - 特許庁

Consequently, a structure which does not allow the P-type diffusion layer 20 to come into contact with an emitter electrode 25 can be obtained without lowering a breakdown voltage of the runner 2, thus preventing the P-type diffusion layer 20 from functioning as a diode in recovery.例文帳に追加

これにより、ランナー部２の耐圧を低下させずに、Ｐ型拡散層２０をエミッタ電極２５にコンタクトしない構造にすることができ、Ｐ型拡散層２０がリカバリ時にダイオードとして機能しないようにすることができる。 - 特許庁

A thick film part 107a with a thickness of T1 is formed on the surface of the p-type diffusion region 103, and a thin film part 107b with a thickness of T2 thinner than the thick film part 107a is formed on the surface of the n-type diffusion region 105.例文帳に追加

ｐ型拡散領域１０３の表面には膜厚Ｔ１の厚膜部１０７ａが形成され、ｎ型拡散領域１０５の表面には、厚膜部１０７ａよりも薄い膜厚Ｔ２の薄膜部１０７ｂが形成される。 - 特許庁

The first switch SW1 includes a first diffusion layer region 11 of a first conductive p-type formed on a substrate 15 of the first conductive p-type, and a first MOS transistor 10 formed on the first diffusion layer region 11.例文帳に追加

第１スイッチＳＷ１は、第１導電型Ｐの基板１５上に形成された第１導電型Ｐの第１拡散層領域１１と、第１拡散層領域１１上に形成された第１ＭＯＳトランジスタ１０とを備える。 - 特許庁

In such a Schottky diode, each p-type diffusion layer 3 is pinched off by a depletion layer extending from the lower region 3b of each p-type diffusion layer 3 and a field is relaxed in the reverse direction.例文帳に追加

このようなショットキーダイオードにおいては、各ｐ型拡散層３の下部領域３ｂから伸びる空乏層によって各ｐ型拡散層３の間がピンチオフされることで、逆方向における電界緩和が成されるようになっている。 - 特許庁

One P-type high-concentration diffusion layer 23 and three or more (for example, four) N-type high-concentration diffusion layers 24-1 to 24-4, joined thereto, which constitute a ZAP diode are formed in a region enclosed with a field oxide film 22.例文帳に追加

フィールド酸化膜２２による包囲内に、ザップダイオードを構成している１つのＰ型高濃度拡散層２３とこれに接合された３つ以上（例えば、４つ）のＮ型高濃度拡散層２４−１〜２４−４とが形成されている。 - 特許庁

A cyclic p^+ diffusion region 3 is formed on a top surface of a P-type substrate 1 in such a way as to surround an internal circuit 2b and a shunt circuit 4 is formed in an area including the region directly above the p^+ diffusion region 3 on the P-type substrate 1.例文帳に追加

Ｐ型基板１の表面に、内部回路２ｂを囲むようにリング状のｐ^＋拡散領域３を形成し、Ｐ型基板１上のｐ^＋拡散領域３の直上域を含む領域にシャント配線４を形成する。 - 特許庁

The lateral diffusion region 14B of the p-type diffusion region 14 reaches to a point just under the gate electrode 6, so that a surface leakage current occurring between the n^+-source region 7 and the n^+-drain region 8 can be reduced.例文帳に追加

また、横方向拡散１４Ｂがゲート電極６の直下まで到達することでＮ＋ソース領域７とＮ＋ドレイン領域８との間の表面リーク電流を低減する。 - 特許庁

A first conductive type of second impurity diffusion region 5 is disposed in the first layer 12 at an interval in an in-plane direction from the first impurity diffusion region 13.例文帳に追加

第１の不純物拡散領域１３から、面内方向にある間隔を隔てて、第１の層１２内に第１導電型の第２の不純物拡散領域５が配置されている。 - 特許庁

By this structure, the traverse diffusion widths W1, W2, W3 of the p-type buried diffusion layers 43, 44, 45 are so narrowed as to be able to reduce the device size of an npn transistor 1.例文帳に追加

この構造により、Ｐ型の埋込拡散層４３、４４、４５の横方向拡散幅Ｗ１、Ｗ２、Ｗ３が狭まり、ＮＰＮトランジスタ１のデバイスサイズを縮小することができる。 - 特許庁

To provide a light diffusion member which can be manufactured inexpensively, has sufficient rigidity and shows different light diffusion characteristics according to a direction, a light transmission type screen, an interactive board, and an interactive board system.例文帳に追加

安価で作製でき、十分な剛性を有し、方向によって異なる光拡散特性を示す光拡散部材、透過型スクリーン、インタラクティブボード、インタラクティブボードシステムを提供する。 - 特許庁