「gate region」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A gate electrode 7 is so formed that it overlaps with the end of the n-type body region 4.例文帳に追加

また、Ｎ型ボディ領域４の端部に重なってゲート電極７が形成されている。 - 特許庁

A gate electrode 13b of a transistor T1 of a logic part is formed in a logic region RL.例文帳に追加

ロジック領域ＲＬにロジック部のトランジスタＴ１のゲート電極１３ｂを形成する。 - 特許庁

A gate insulating film 3 is disposed on a channel region mutually between the source/drain regions.例文帳に追加

ゲート絶縁膜３がソース／ドレイン領域相互間のチャネル領域上に配設される。 - 特許庁

In a transistor region, a source interconnect layer and a gate electrode are buried in trenches.例文帳に追加

トランジスタ領域では、ソース配線層とゲート電極がトレンチ内に埋め込まれている。 - 特許庁

For example, arrays of the oxidation regions can be located under the gate crossing region arrays, respectively.例文帳に追加

例えば、酸化領域のアレイは、ゲート交差領域アレイの下部各々に位置しうる。 - 特許庁

The range of the depletion region is varied as function of a voltage applied to the gate terminal.例文帳に追加

空乏領域の範囲は、ゲート端子に加えられた電圧の関数として変化する。 - 特許庁

The height of the double vertical channel region 44 is determined by the thickness of a gate layer 20.例文帳に追加

ダブルバーティカルチャネル領域４４の高さはゲート層２０の厚さにより決定される。 - 特許庁

A cell electric node is arranged on the cell active region in the periphery of the cell gate pattern.例文帳に追加

前記セルゲートパターン周辺のセル活性領域上にセル電気ノードが配置される。 - 特許庁

The dummy gate electrode 18 is connected to the floating potential region 3 through a resistance 21.例文帳に追加

ダミーゲート電極１８は、抵抗２１を介して、浮遊電位領域３に接続されている。 - 特許庁

A transfer gate 31_T is provided between the PD21 and the first n-type semiconductor region 32_a.例文帳に追加

ＰＤ２１と第１のｎ型半導体領域３２_aの間に転送ゲート３１_Tを設ける。 - 特許庁

A conductive floating gate is formed on the channel region while being insulated from a part thereof.例文帳に追加

導電性浮遊ゲートがチャンネル領域の一部から絶縁されてその上に形成される。 - 特許庁

Thereafter, fluorine ions are diffused into a region under a gate electrode by a second thermal treatment.例文帳に追加

その後、第二の熱処理によりフッ素イオンをゲート電極直下の領域に拡散させる。 - 特許庁

Then, a recess region 7 is formed by recess etching by using the dummy gate electrode 3 as a mask.例文帳に追加

次に、ダミーゲート電極３をマスクにしたリセスエッチングにより、リセス領域７を形成する。 - 特許庁

To suppress the dependence of the stress acting on a channel region on the layout of a gate electrode.例文帳に追加

チャネル領域に作用するストレスがゲート電極のレイアウトに依存するのを抑制する。 - 特許庁

A plurality of drain regions are formed in a part of the active region adjacent to the gate fingers.例文帳に追加

ドレイン領域は、ゲートフィンガーに隣接するアクティブ領域の一部に複数形成される。 - 特許庁

Near the well region 18, in addition, a polysilicon film 25 is provided as a gate electrode.例文帳に追加

また、ウェル領域１８の近傍に、ゲート電極としてのポリシリコン膜２５を設ける。 - 特許庁

A pair of source/drain diffusion layers 11 pinch a channel region below the gate electrode.例文帳に追加

１対のソース／ドレイン拡散層１１は、ゲート電極の下方のチャネル領域を挟む。 - 特許庁

Ion implantation is performed after removing the gate insulating film 4b on a source/drain region 1d.例文帳に追加

ソース／ドレイン領域１ｄ上のゲート絶縁膜４ｂを除去後、イオン注入を行う。 - 特許庁

A P-type substrate region right under a gate electrode of high side switches 31 to 33 is grounded.例文帳に追加

ハイサイドスイッチ３１〜３３のゲート電極直下のＰ型基板領域を接地する。 - 特許庁

The source and drain region 36 is formed in the active layer 34 on both sides of the control gate 22.例文帳に追加

制御ゲート２２の両側の活性層３４には、ソース・ドレイン３６が形成されている。 - 特許庁

The floating gate 204a is disposed so as to be horizontally isolated from the drain region 218d.例文帳に追加

浮遊ゲート２０４ａはドレイン領域２１８ｄと横方向に離隔されて配置される。 - 特許庁

Gate wiring provided in the display region is formed of a second conductive layer.例文帳に追加

また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。 - 特許庁

A conductor layer 20 is formed over a drift region 12 with a gate insulating film 19 between.例文帳に追加

ドリフト領域１２上にゲート絶縁膜１９を介して導体層２０を形成する。 - 特許庁

A gate electrode is made through a gate insulating film consisting of a ferroelectric film is made between the first active region 17S and the second active region 17D on the well region 11, and a word line 13 is connected to that gate electrode.例文帳に追加

ウェル領域１１の上における第１の活性領域１７Ｓと第２の活性領域１７Ｄとの間には、強誘電体薄膜からなるゲート絶縁膜を介してゲート電極が形成されており、該ゲート電極にはワード線１３が接続されている。 - 特許庁

Further, a gate insulating film 15 and a gate electrode 16 are formed, and a silicide layer 17 is formed on the surface of the n^+-type semiconductor region 13A, the surface of the n^+-type semiconductor region 14A, the surface of the n^+-type semiconductor region 14C and the gate electrode 16.例文帳に追加

さらに、ゲート絶縁膜１５、ゲート電極１６が形成され、ｎ+型半導体領域１３Ａの表面、ｎ+型半導体領域１４Ａの表面、ｎ+型半導体領域１４Ｃの表面、及びゲート電極１６上には、シリサイド層１７が形成されている。 - 特許庁

In the manufacturing method of the TFT LCD pixel unit, in addition to formation of a first insulating layer (gate insulating layer) and a passivation layer, a second insulating layer is adopted to cover a gate island and an opening part is formed such that a channel region, a source region and a drain region of the TFT are exposed on the gate island.例文帳に追加

第一の絶縁層（ゲート絶縁層）及びパッシベーション層を形成する事に加えて、第二の絶縁層でゲート・アイランドが覆われ、ゲート・アイランド上にＴＦＴのチャネル領域、ソース領域、ドレイン領域が露出されるように開口部を形成する。 - 特許庁

Between an n-offset region 9 and an n^+-source region 4, a surface exposed part of an n-well region 2 separated from a p-well region 3 is prepared, and a gate electrode 7 is formed on the surface from the n-offset region 9 to the n^+-source region 4.例文帳に追加

ｎオフセット領域９とｎ^+ソース領域４との間にｐウェル領域３を分離してｎウェル領域２の表面露出部を設け、ｎオフセット領域９からｎ^+ソース領域４迄の表面上にゲート電極７を設ける。 - 特許庁

The semiconductor device 10 has an n^+-type source region 26, a p-type body region 24, an n-type drift region 23, and the trench isolation gate 30 extending between the source region 26 and drift region 23 while penetrating the body region 24.例文帳に追加

半導体装置１０は、ｎ^＋型のソース領域２６と、ｐ型のボディ領域２４と、ｎ型のドリフト領域２３と、ボディ領域２４を貫通してソース領域２６とドリフト領域２３の間を伸びている絶縁トレンチゲート３０を備えている。 - 特許庁

This semiconductor device comprises a source region 4, channel region 8, and drain region 5, and a gate electrode 7 is formed on the channel region 8 while a drift region 22, which is at least shallow under the gate electrode 7 (first drift region 22A) but deep near the drain region 5 (second drift region 22B), is comprised between the channel region 6 and the drain region 5.例文帳に追加

本発明の半導体装置は、ソース領域４、チャネル領域８及びドレイン領域５を有し、更に前記チャネル領域８上にゲート電極７が形成されており、前記チャネル領域８及びドレイン領域５間に少なくとも前記ゲート電極７下では浅く（第１のドリフト領域２２Ａ）、かつ前記ドレイン領域５近傍では深く（第２のドリフト領域２２Ｂ）形成されたドリフト領域２２を有することを特徴とする。 - 特許庁

The manufacturing method for BiCMOS forms a gate in a CMOS region by patterning a conductive layer for the gate while forming a conductive layer pattern that defines an aperture for opening an active region in a bipolar transistor region.例文帳に追加

ゲート用導電層をパターニングしてＣＭＯＳ領域にゲートを形成すると同時にバイポーラトランジスタ領域の活性領域をオープンする開口部を定義する導電層パターンを形成するＢｉＣＭＯＳ製造方法。 - 特許庁

The length of the first active region 11p in the gate width direction in the first p-side dummy active region 25 is set longer as the length of the first active region 11p in the gate width direction becomes shorter.例文帳に追加

第１のｐ側ダミー活性領域２５における第１の活性領域１１ｐのゲート幅方向の長さは、第１の活性領域１１ｐのゲート幅方向の長さが小さい程大きくなるように設定されている。 - 特許庁

Impurity concentration of a region located under the gate electrode 25 in the inactive layer 17B is lower than that of a region other than a region located under the gate electrode 25 in the inactive layer 17A.例文帳に追加

不活性層１７Ｂにおけるゲート電極２５の下部に位置する領域の不純物濃度は、不活性層１７Ａにおけるゲート電極２５の下部に位置する領域以外の領域の不純物濃度よりも低い。 - 特許庁

The semiconductor structure comprises (a) a substrate having a top substrate surface, (b) a channel region on the top substrate surface, (c) a gate dielectric region on the top substrate surface, and (d) a gate electrode region on the top substrate surface.例文帳に追加

半導体構造は、（ａ）上部基板面を有する基板と、（ｂ）上部基板面上のチャネル領域と、（ｃ）上部基板面上のゲート誘電体領域と、（ｄ）上部基板面上のゲート電極領域と、を含む。 - 特許庁

A field-effect transistor gate region comprising a channel and a gate electrode is formed on the first source/drain region, and then a second source/ drain region is formed on a channel having an appropriate conduction type.例文帳に追加

チャネルおよびゲート電極を備えた電界効果トランジスタ・ゲート領域が、第１のソース／ドレイン領域の上に形成され、次に第２のソース／ドレイン領域が、適切な導電型を有するチャネルの上に形成される。 - 特許庁

Therefore, when a FET, comprising the source region 12 the drain region 13 and the gate region 14, is turned off, the offset regions 16 under the second gate electrodes 17 are turned off, and channel generation is suppressed.例文帳に追加

そのため、ソース領域１２、ドレイン領域１３、及びゲート領域１４で構成されるＦＥＴのオフ状態の時に、第２のゲート電極１７下のオフセット領域１６がオフ状態になり、チャネル発生を抑制する。 - 特許庁

A gate electrode 20 is formed on part upward of the first impurity diffusion region on the upward channel region, and on part upward of the second impurity diffusion region, with a gate oxide film 6 therebetween.例文帳に追加

また、第一不純物拡散領域の一部上方、前記チャネル領域の上方、及び前記第二不純物拡散領域の一部上方にわたってゲート酸化膜６を介してゲート電極２０が形成されている。 - 特許庁

On the gate insulating film 106, there formed: a gate electrode 108a which crosses the active pattern 104 and defines a source region 105S/drain region 105D and a channel region 105C, and an insulating interlayer film 110.例文帳に追加

ゲート絶縁膜１０６上には、アクティブパターン１０４を横切ってソース領域１０５Ｓ/ドレーン領域１０５Ｄとチャネル領域１０５Ｃを限定するゲート電極１０８ａと、層間絶縁膜１１０を形成する。 - 特許庁

The thin film transistor is composed of a semiconductor layer, gate insulation film, gate electrode having conductive material-made side-walls, low-concentration N-type impurity region, source region and drain region, all formed on an insulation substrate.例文帳に追加

絶縁基板上の半導体層、ゲート絶縁膜、導電性材料から成るサイドウォールを有するゲート電極、低濃度Ｎ型不純物領域、ソース領域及びドレイン領域から構成される薄膜トランジスタ。 - 特許庁

A gate oxide film 11ox and a gate electrode 11g, extending from the well region 23 for p-type channel up to the n-type medium-concentration drain region 24 via the p-type low-concentration well region 22, are formed.例文帳に追加

Ｐ型チャネル用ウエル領域２３上からＰ型低濃度ウエル領域２２上を介してＮ型中濃度ドレイン領域２４上にわたってゲート酸化膜１１ox及びゲート電極１１ｇが形成されている。 - 特許庁

To provide a semiconductor device where electrical characteristics in a gate insulating film in the vicinity of an element isolation region and electrical characteristics in a gate insulating film in a region other than the element isolation region are equal, and a method for manufacturing the same.例文帳に追加

素子分離領域付近でのゲート絶縁膜の電気的特性と素子分離領域付近以外でのゲート絶縁膜の電気的特性とが等しい半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor device has a gate 24 (H-shaped gate 25A1), a gate insulating film 22 formed immediately under the gate 24, a body region 26 formed immediately under the insulating film 22, and source and drain regions 28 formed on both sides of the body region 26 in each of field regions 30-40.例文帳に追加

半導体装置は、ゲート２４（Ｈ型ゲート２５Ａ１）と、ゲート２４の直下のゲート絶縁膜２２と、ゲート絶縁膜２２の直下のボディ領域２６と、ボディ領域２６を挟んだ両側に形成されるソース／ドレイン領域２８とを、フィールド領域３０〜４０に有する。 - 特許庁

The semiconductor device has the transistor having a gate 24 (L-shaped gate 25), a gate insulating film 22 formed immediately under the gate 24, a body region 26 formed immediately under the insulating film 22, and source and drain regions 28A and 28B formed on both sides of the body region 26 in a field region 20B.例文帳に追加

半導体装置は、ゲート２４（Ｌ型ゲート２５）と、前記ゲート２４の直下のゲート絶縁膜２２と、前記ゲート絶縁膜２２の直下のボディ領域２６と、前記ボディ領域を挟んだ両側に形成されるソース領域２８Ａ及びドレイン領域２８Ｂとを有するトランジスタを、フィールド領域２０Ｂに有する。 - 特許庁

A semiconductor device comprises a semiconductor substrate having a cell region and a non-cell region, and a trench gate formed at least on the cell region of the semiconductor substrate and including a trench, a gate insulation film formed on an inside wall of the trench and a gate electrode filled in the trench in a state of being covered with the gate insulation film.例文帳に追加

半導体装置は、セル領域と、非セル領域を有する半導体基板と、少なくとも半導体基板のセル領域に形成されており、トレンチと、トレンチの内壁に形成されているゲート絶縁膜と、ゲート絶縁膜に覆われた状態でトレンチ内に充填されているゲート電極とを有するトレンチゲートを備えている。 - 特許庁

The FeGFET device is further provided with a ferroelectric gate region formed on at least one sidewall of the channel region, at least one gate electrode electrically contacting the ferroelectric gate region, and a second drain/source electrode, formed on the top surface of the channel region and electrically contacts the channel region.例文帳に追加

ＦｅＧＦＥＴデバイスは、さらに、チャネル領域の少なくとも１つの側壁上に形成された強誘電体ゲート領域、該強誘電体ゲート領域と電気的に接触している少なくとも１つのゲート電極、およびチャネル領域の上面上に形成され、チャネル領域と電気的に接触している第２のドレーン／ソース電極を備える。 - 特許庁

A switch gate electrode SG and a memory gate electrode FG are disposed separately, sidewalls 14 are formed on one side surface of a drain region Drm in the switch gate electrode SG and on one side surface of a source region Srm in the memory gate electrode FG, and an area between the switch gate electrode SG and the memory gate electrode FG is embedded with an insulation film 14a.例文帳に追加

スイッチゲート電極ＳＧとメモリゲート電極ＦＧとを離間して配置し、スイッチゲート電極ＳＧのドレイン領域Ｄｒｍ側の片側面およびメモリゲート電極ＦＧのソース領域Ｓｒｍ側の片側面にそれぞれサイドウォール１４を形成し、スイッチゲート電極ＳＧとメモリゲート電極ＦＧとの間は絶縁膜１４ａにより埋め込む。 - 特許庁