「gate region」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A first tie bar 10 is so provided as to enclose a first mold region in which an inside resin part 20 is formed, except for the gate region formed by the gate part 9.例文帳に追加

上記ゲート部９により形成されたゲート領域を除いて、内側樹脂部２０が形成される第１モールド領域を囲うように第１タイバー１０を設ける。 - 特許庁

The thin film transistor comprises a gate electrode 202 with at least one notch, a gate dielectric layer 205, a source region 208, a drain region 210, and a channel layer 206.例文帳に追加

少なくとも１つの切欠きを有するゲート電極２０２と、ゲート絶縁層２０５と、ソース領域２０８と、ドレイン領域２１０と、チャンネル層２０６とを具えている。 - 特許庁

The first suction side region (45) is made lower than the portion of the first suction side region (45) in the first sidewall face (42), so that it does not contact with a gate (51) of the gate rotor (50).例文帳に追加

第１吸入側領域（45）は、第１側壁面（42）のうち第１吸入側領域（45）の部分より低くなっており、ゲートロータ（50）のゲート（51）と接触しない。 - 特許庁

The first transistor has a source region connected to a data line, a drain region connected to a gate of the driving transistor, and the gate connected to the first scanning line.例文帳に追加

第１トランジスタはデータラインに結合されたソース領域と、駆動トランジスタのゲートに結合されたドレイン領域と、第１走査ラインに結合されたゲートとを有する。 - 特許庁

To provide an insulated-gate semiconductor device for increasing the breakdown voltage of the main cell region and improving the termination region, and to provide a manufacturing method of the insulated-gate semiconductor device.例文帳に追加

メインセル領域の高耐圧化を図るとともに，終端領域の高耐圧化が図られた絶縁ゲート型半導体装置およびその製造方法を提供すること。 - 特許庁

A gate electrode is formed at a position deviated in the channel width direction of the channel region 14, and a gate region 19 is applied with a voltage via a signal wiring.例文帳に追加

また、ゲート電極は、チャンネル領域１４のチャネル幅方向にずれた位置に形成され、信号配線を介してゲート領域１９に印加電圧を供給している。 - 特許庁

Also included is an offline transistor having source and gate regions separated by a channel region and a gate disposed over the channel region of the offline transistor.例文帳に追加

さらに、チャネル領域によって分離されたソース領域及びゲート領域と、オフライン・トランジスタのチャネル領域上に配置されたゲートとを有するオフライン・トランジスタが含まれている。 - 特許庁

The first gray scale region is driven when one of a plurality of the gate lines is driven and the second gray scale region is driven when another one of the gate lines is driven.例文帳に追加

複数のゲートラインの一つが駆動されるときに第１階調領域が駆動され、ゲートラインの別の一つが駆動されるときに第２階調領域が駆動される。 - 特許庁

A gate electrode 70 is formed on the n^--type extended drain region 20 through the intermediary of a gate insulating film 65, and covers the end of the p^++-type source region 40 and its vicinity.例文帳に追加

ゲート電極７０は、Ｎ^-型延長ドレイン領域２０上に、ゲート絶縁膜６５を介して形成されており、Ｐ^++型ソース領域４０の端部付近をも覆っている。 - 特許庁

Concretely, a first LDD region is formed below the tapered portion of the gate electrode, and a second LDD region is formed below the tapered portion of the gate insulating film.例文帳に追加

具体的には、第１のＬＤＤ領域はゲート電極のテーパー部の下に設けられ、第２のＬＤＤ領域はゲート絶縁膜のテーパー部の下に設けられる。 - 特許庁

The source-drain region 7a and the gate electrode 5a of the Q1, the source-drain region 7c and the gate electrode 5b of the Q2, and the substrate 1 are connected with the ground terminal N2.例文帳に追加

Ｑ１のソース／ドレイン領域７ａおよびゲート電極５ａ、Ｑ２のソース／ドレイン領域７ｃおよびゲート電極５ｂ、基板１を接地端子Ｎ２に接続する。 - 特許庁

A structure is adopted for a layout of an SRAM cell which provides local wiring 3a between a gate 2a and a gate 2b, and connects an active region 1 a and an active region 1b.例文帳に追加

SRAMセルのレイアウトにおいて、ゲート２ａとゲート２ｂとの間にローカル配線３ａを設けて、活性領域１ａと活性領域１ｂとを接続した構造とする。 - 特許庁

A 1poly type memory cell 10 has a pair of source-drain region 11, a floating gate electrode layer 13, and an impurity diffusion region 14 for control gate.例文帳に追加

１ｐｏｌｙ型メモリセル１０は、１対のソース／ドレイン領域１１と、フローティングゲート電極層１３と、コントロールゲート用不純物拡散領域１４とを有している。 - 特許庁

The gate region 13 of the first semiconductor element 1 and the gate region 23 of the second semiconductor element 2 are commonly connected to a terminal 43 of input Vin.例文帳に追加

さらに、第１の半導体素子１のゲート領域１３と、第２の半導体素子２のゲート領域２３とが共通に、入力Ｖｉｎの端子４３に接続される。 - 特許庁

A gate electrode 42 is formed only within an element forming region 32, and the gate electrode 42 and aluminum wiring 48 are connected together in the element forming region 32.例文帳に追加

ゲート電極４２を素子形成領域３２内においてのみ形成するとともに、ゲート電極４２とアルミ配線４８とを素子形成領域３２内において接続する。 - 特許庁

The semiconductor memory device 100 comprises a first dispersion region 11, a gate insulating film 32, a gate electrode 31, a first multilayer film 141, and a third dispersion region 113.例文帳に追加

半導体記憶装置１００は、第１拡散領域１１と、ゲート絶縁膜３２と、ゲート電極３１と、第１多層膜１４１と、第３拡散領域１１３とを備える。 - 特許庁

Moreover, there are formed a source region 11, a source line 12, a source line cap film 13, a floating gate 3A, a tunnel insulating film 14A, a control gate 15A, and a drain region 17, etc.例文帳に追加

さらに、ソース領域１１、ソース線１２、ソース線キャップ膜１３、フローティングゲート３Ａ、トンネル絶縁膜１４Ａ、コントロールゲート１５Ａ、及びドレイン領域１７等を形成する。 - 特許庁

Further, the device 300 may comprise an insulating layer 312 above the channel region 310 and a gate region 314 above the insulating layer 312, such that the gate 314 modulates the channel 310.例文帳に追加

更に、デバイス３００は、チャネル３１０の上に絶縁層３１２と、絶縁層３１２の上にゲート３１４とを備え、ゲート３１４はチャネル３１０を調節する。 - 特許庁

The upper part of the first basal pattern is covered with a memory gate, and the memory gate is extended, from the upper part of the first basal pattern so that the upper part of the predetermined region of the channel region can be covered.例文帳に追加

第１基底パターンの上部をメモリゲートが覆い、メモリゲートは第１基底パターンの上部から拡張されてチャネル領域の所定の領域の上部を覆う。 - 特許庁

To provide a manufacturing method of a semiconductor device having an embedded gate electrode in a memory cell region and a planar-type gate electrode and a through electrode in a peripheral circuit region.例文帳に追加

メモリセル領域に埋め込みゲート電極を有し、周辺回路領域にプレーナ型ゲート電極と貫通電極を有する半導体装置の製造方法を提供する。 - 特許庁

With this structure, formation of the gate finger region in the groove narrows the gate finger region by which the number of effective transistor cells is increased.例文帳に追加

この構造では、ゲートフィンガー領域を溝内に形成することにより、ゲートフィンガー領域の幅を縮小することができ、その分有効トランジスタのセル数を増やすことができる。 - 特許庁

A gate insulating film 13 and a gate electrode 14 are formed on an active region which is partitioned by an element isolation region 12 formed on a semiconductor substrate 11.例文帳に追加

半導体基板１１に形成された素子分離領域１２によって区画された活性領域上にゲート絶縁膜１３及びゲート電極１４が形成されている。 - 特許庁

The source region 8 and the drain region 9 do not overlap with the gate electrode 5, and are formed away from the end part of the gate electrode 5 by several μm or more (3 μm, for instance).例文帳に追加

ソース領域８及びドレイン領域９はゲート電極５とオーバーラップせず、ゲート電極５の端部から数μｍ以上（例えば、３μｍ）離間して形成されている。 - 特許庁

A gate electrode 11 is formed on a channel region 7 of the surface of an n-well region 5 formed on a p-type semiconductor substrate 1 through a gate oxide film 9.例文帳に追加

Ｐ型半導体基板１に形成されたＮウエル領域５表面部のチャネル領域７上にゲート酸化膜９を介してゲート電極１１が形成されている。 - 特許庁

A gate electrode having gate structures 16a, 16b and sidewall spacers 22a on a silicon wafer 10 in a DRAM forming region and a logic forming region.例文帳に追加

ＤＲＡＭ形成領域とロジック形成領域とにおけるシリコン基板１０の上に、ゲート構造１６ａ，１６ｂとサイドウォールスペーサ２２ａ，…を有するゲート電極が形成されている。 - 特許庁

In the trench gate type semiconductor device of the mesh structure, a dummy cell connected to a cell formed in a cell region is contained in the gate lead wiring region.例文帳に追加

メッシュ構造のトレンチゲート型半導体装置において、ゲート引き出し配線領域に、セル領域に形成されているセルと接続されたダミーセルを有する構造とする。 - 特許庁

A FET (field-effect transistor) 1 is provided to a semiconductor substrate 2 and comprises a source (source region) 4, a drain (drain region) 5 and a gate (gate electrode) 6.例文帳に追加

ＦＥＴ（電界効果トランジスタ）１は、半導体基板２に設けられており、ソース（ソース領域）４と、ドレイン（ドレイン領域）５と、ゲート（ゲート電極）６とを有している。 - 特許庁

The semiconductor device is provided with a gate electrode 1, gate insulation film 2, sidewall insulation film 3, source region 4, drain region 5, air gap 6, silicide 7 and semiconductor 8.例文帳に追加

半導体装置はゲート電極１、ゲート絶縁膜２、サイドウォール絶縁膜３、ソース領域４、ドレイン領域５、エアギャップ６、シリサイド７、半導体８を備えている。 - 特許庁

On the electron supply layer, a protection film (35) is formed which covers a region between the source electrode and the gate electrode as well as a region between the drain electrode and the gate electrode.例文帳に追加

電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。 - 特許庁

As a result, the concentration of impurities in the gate electrode 205a of the first region 251 becomes lower than that of the gate electrode 205a of the second region 252.例文帳に追加

その結果、第１の領域２５１のゲート電極２０５ａの不純物の濃度が第２の領域２５２のゲート電極２０５ａの不純物の濃度よりも低くなる。 - 特許庁

A semiconductor region 213a and a semiconductor region 213b are separated by a gate electrode 206b and a gate insulating film 205 formed in a trench 215b.例文帳に追加

半導体領域２１３ａと半導体領域２１３ｂとはトレンチ２１５ｂに形成されたゲート電極２０６ｂ及びゲート絶縁膜２０５によって分離されている。 - 特許庁

A first spacer layer 26 is formed between the source and the gate above the active region, and a second spacer layer 28 is formed between the drain and the gate above the active region.例文帳に追加

第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。 - 特許庁

A gate insulating film 5, gate electrodes 6a, 6b, a source/drain n^+-type semiconductor region 7b, and a p^+-type semiconductor region 8b are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。 - 特許庁

A gate pattern is formed which fills the lower gate trench, covers the sidewall of the active region adjacent to the bottom and sidewall of the exposed lower gate trench, and partially covers the bottom of the upper gate trench so that the gate pattern can be spaced apart from the sidewall of the upper gate trench.例文帳に追加

下部ゲートトレンチを埋め込み、露出した下部ゲートトレンチの底面及び側壁に隣接する活性領域の側壁を覆うと共に、上部ゲートトレンチの側壁と離隔されるように、上部ゲートトレンチの底面を部分的に覆うゲートパターンを形成する。 - 特許庁

The sidewall of the gate wiring 140 has a region 144 contacting with the contact 200 at least at an upper part of the region.例文帳に追加

ゲート配線１４０の側壁は、少なくとも上部においてコンタクト２００に接触してる領域１４４を有する。 - 特許庁

Regions of a gate insulating film 16 that are to be on a source region 12 and a drain region 13 of an active layer 5 constitute thin-film sections 18.例文帳に追加

活性層５のソース領域12およびドレイン領域13となる部分上のゲート絶縁膜16を薄膜部18とする。 - 特許庁

The thin-film transistor includes a gate electrode 22, a source region 24, a drain region 25 and channel forming regions 26.例文帳に追加

薄膜トランジスタは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。 - 特許庁

A channel region of the p^- type region 12 adjacent to the gate insulating film 14 is formed along the trench 13.例文帳に追加

ゲート絶縁膜１４に隣接するＰ^−型領域１２のチャネル領域が溝部１３に沿って形成されることになる。 - 特許庁

The gate impurity region 6 and/or the channel forming impurity region 2 has an impurity density difference in the channel direction.例文帳に追加

ゲート不純物領域６および／またはチャネル形成不純物領域２が、チャネル方向に不純物濃度差を有する。 - 特許庁

A low-concentration drain region 6 surrounds merely a portion near the gate electrode 4 in a heavily-doped drain region 7b.例文帳に追加

低濃度ドレイン領域６ｂは、高濃度ドレイン領域７ｂのうちゲート電極４に近い部分のみを囲んでいる。 - 特許庁

In the state of covering a peripheral circuit region with the silicon nitride film 5, the gate oxide film 7 is formed in a memory cell region.例文帳に追加

周辺回路領域をシリコン窒化膜５で覆った状態で、メモリセル領域にゲート酸化膜７を形成する。 - 特許庁

For the entire element region on the source side of the gate electrode 15 a signal storage region 13 of a photodiode is arranged.例文帳に追加

ゲート電極１５のソース側の素子領域の全体には、フォトダイオードの信号蓄積領域１３が配置される。 - 特許庁

A source region 403 and a drain region 404 are formed in the fin at the opposite sides of the gate electrode 363.例文帳に追加

ゲート電極３６３の両側においてフィン内にソース領域４０３及びドレイン領域４０４が形成される。 - 特許庁

The nickel silicide film 16 is formed on the gate electrodes 6a and 6b, the source region and the drain region.例文帳に追加

ＭＩＳＦＥＴのゲート電極６ａ、６ｂ、ソース領域およびドレイン領域にニッケルシリサイド膜１６を形成する。 - 特許庁

Gate patterns 34 and the bit line patterns 69 are sequentially formed on the active region 9 and the inactive region 6.例文帳に追加

活性領域９及び不活性領域上６にゲートパターン３４及びビットラインパターン６９が順に形成される。 - 特許庁