「gate region」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A gate insulating film is formed on a partial region on the surface of a semiconductor substrate, and a gate electrode is formed on it.例文帳に追加

半導体基板の表面の一部の領域上にゲート絶縁膜が形成され、その上にゲート電極が形成されている。 - 特許庁

For reducing gate capacitance, at least one oxidation region can be formed at the substrate under the mesh-type gate electrode.例文帳に追加

ゲートキャパシタンスを減少させるために、メッシュ型のゲート電極の下部の基板に少なくとも一つの酸化領域を形成できる。 - 特許庁

A gate electrode 7A is formed on an active region 1a of a substrate 1 via a high dielectric gate insulating film 4.例文帳に追加

基板１の活性領域１ａ上に高誘電率ゲート絶縁膜４を介してゲート電極７Ａが形成されている。 - 特許庁

A gate positioning film 115 is formed adjacent to a region for forming a gate electrode on a semiconductor substrate 100 (Fig. (c)).例文帳に追加

半導体基板１００上にゲート電極を形成する領域に隣接してゲート位置決め膜１１５を形成する（図１（ｃ））。 - 特許庁

A gate electrode 13 and a substrate contact region 14 are formed on a semiconductor substrate 10 through a gate oxide film 12.例文帳に追加

半導体基板１０上にゲート酸化膜１２を介してゲート電極１３の形成、基板コンタクト領域１４を形成する。 - 特許庁

A second gate structure 148 is arranged on the second active region 104a positioned on the first gate structure 132.例文帳に追加

第１ゲート構造物１３２上に位置する第２アクティブ領域１０４ａ上には第２ゲート構造物１４８が具備される。 - 特許庁

An n--type region 10 is formed near an area comprising a place immediately below a boundary between a gate oxide film 11 and a second gate oxide film 14a between a drift region and a p-type channel region 3 for relaxing field concentration immediately below a boundary between the gate oxide film 11 and the second gate oxide film 14a and depletion immediately below the gate oxide film 11 is accelerated.例文帳に追加

ゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下での電界集中を緩和するために、ドリフト領域とｐ型チャネル領域３の間にゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下を含む近傍に、ｎ^- 型領域１０を形成し、ゲート酸化膜１１直下での空乏化を早める。 - 特許庁

A memory cell 1 is equipped with an N-type drain region 17 formed in a region which is located at the upper part of a semiconductor substrate 10, adjacent to a floating gate electrode 16, and apart from a control gate electrode 13 and an N-type source region 18 formed in a region which is located adjacent to the control gate electrode 13 and apart from the floating gate 16.例文帳に追加

メモリセル１は、半導体基板１０の上部であって、制御ゲート電極１３に対する浮遊ゲート電極１６側の領域に形成されたｎ型のドレイン領域１７と制御ゲート電極１３に対する浮遊ゲート電極１６と反対側の領域に形成されたｎ型のソース領域１８とを有している。 - 特許庁

The nonvolatile memory cell comprises a gate electrode formed on a semiconductor layer through a gate insulation film, a channel region arranged under the gate electrode, a diffusion region arranged at both sides of the channel region and having a channel region and a reverse conduction type, and a memory function object having a function holding electric charges formed at the both sides of the gate electrode.例文帳に追加

不揮発性メモリセルは、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下に配置されたチャネル領域と、チャネル領域の両側に配置され、チャネル領域と逆導電型を有する拡散領域と、ゲート電極の両側に形成され、電荷を保持する機能を有するメモリ機能体とからなる。 - 特許庁

Then, a structure is formed in such a way that, by removing a part of the second gate electrode, a region in which the LDD region does not overlap with the second gate electrode via the gate insulating film is formed.例文帳に追加

そして、前記第２のゲート電極の一部を除去することにより、ＬＤＤ領域がゲート絶縁膜を介して第２のゲート電極と重なる領域と重ならない領域を設けるた構造とする。 - 特許庁

To provide a pump gate capable of preventing flooding in a land side water region by increasing the effective storage capacity in the land side water region and also capable of emphasizing the protection function for gate pump by suppressing the operation frequency of the gate pump to a low level.例文帳に追加

内水域の有効貯水量を大きくして、内水域の冠水を防止することができるとともに、ゲートポンプの運転頻度を低く抑えてゲートポンプの保護機能が高められるポンプゲートを提供する。 - 特許庁

The second gate stack is disposed on a second device region (e.g., p-FET device region) in the semiconductor board; and at least includes a gate dielectric layer, and a silicon-containing gate conductor that are laminated in increasing order.例文帳に追加

第２のゲート・スタックは、半導体基板内の第２のデバイス領域（例えば、ｐ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層及びシリコン含有ゲート導体を含む。 - 特許庁

This IGBT(Insulated Gate Bipolar Transistor) is provided with an insulating region 42 formed so as to be positioned with a predetermined distance from a gate insulating film 34 in an n^--type drift region 24 existing in a clearance between trench gate electrodes 32.例文帳に追加

トレンチゲート電極３２間の間隙に存在するｎ^−型ドリフト領域２４内の、ゲート絶縁膜３４から所定距離を隔てた位置に形成されている絶縁領域４２を備えるＩＧＢＴである。 - 特許庁

A gate electrode 10 is formed via a gate insulating film between the source region 2 and an extension drain region 3, and the gate electrode 10 and the surface of the semiconductor substrate 1 are covered with an insulating film 12.例文帳に追加

ソース領域２と延長ドレイン領域３との間にはゲート絶縁膜を介してゲート電極１０が形成され、ゲート電極１０および半導体基板１の表面は絶縁膜１２により覆われている。 - 特許庁

To obtain a semiconductor device in which impurity concentration can be controlled independently in an overlap region, i.e. an LDD region overlapping a gate electrode, and an offset region, i.e. the LDD region offset from the gate electrode, and the reproducibility of the length of each region is enhanced.例文帳に追加

ゲート電極にオーバーラップしているＬＤＤ領域であるオーバーラップ領域と、ゲート電極にオフセットしているＬＤＤ領域であるオフセット領域との各領域における不純物濃度を独立して制御できるようにすると共に、上記各領域長さの再現性を高める。 - 特許庁

In the active layer 3 between the N-type buffer region 4 and the P-type base region 6, the N-type base region 12 is provided, and a gate electrode 9 is provided through a gate insulating film 14 extending from the surface of the N-type base region 12 onto the surface of the P-type base region 6.例文帳に追加

Ｎ型バッファ領域４とＰ型ベース領域６との間の活性層３には、Ｎ型ベース領域１２が設けられ、Ｎ型ベース領域１２の表面上からＰ型ベース領域６の表面上に延在するゲート絶縁膜１４を介してゲート電極９が設けられる。 - 特許庁

A first region R1 of the function layer which faces the first gate electrode and a second region R2 of the function layer which faces the second gate electrode are different in charge storage capability from a third region R3 of the function layer which is between the first region and second region.例文帳に追加

機能層のうちの第１ゲート電極に対向する第１領域Ｒ１、及び、機能層のうちの第２ゲート電極に対向する第２領域Ｒ２の電荷蓄積能は、機能層のうちの第１領域と第２領域との間の第３領域Ｒ３とは異なる。 - 特許庁

The first transistor 201 includes a single poly-floating gate 306, a first drain region 302 and a first source region while the second transistor 202 includes a single poly-select gate and a second source region wherein the first source region of the first transistor serves as the drain region of the second transistor.例文帳に追加

第一トランジスター２０１は単一ポリフローティングゲート３０６と、第一ドレイン領域３０２と第一ソース領域とを含み、第二ＰＭＯＳトランジスター２０２は単一ポリ選択ゲートと第二ソース領域とを含み、第一トランジスターの第一ソース領域は第二トランジスターのドレイン領域とされる。 - 特許庁

The source follower transistor contains a source region and a drain region where a substance of primary conductivity-type is doped, a gate region where a substance of secondary conduction type as opposed to the primary conduction type is doped, and buried channel of the primary conductivity-type located between the source region and the drain region under the gate region.例文帳に追加

ソースフォロアトランジスタは第１導電型の物質がドーピングされたソース領域及びドレイン領域、第１導電型と反対の第２導電型の物質がドーピングされたゲート領域、ゲート領域下の前記ソース領域とドレイン領域との間に位置する第１導電型ベリードチャンネルを具備する。 - 特許庁

Each region is provided with a pixel region PXD, a gate line driving circuit region GCR for driving the pixel, a signal line driving circuit region DCR, and a terminal region ELD where a connection terminal is formed.例文帳に追加

各領域には、画素領域ＰＸＤと画素を駆動するゲート線駆動回路領域ＧＣＲおよび信号線駆動回路領域ＤＣＲ、さらに接続端子が形成される端子領域ＥＬＤが設けられている。 - 特許庁

An amorphous silicon layer is patterned to form a filtering channel 63 for connecting an active layer region containing a crystallization source region 60, a source region 64, a channel region under a gate electrode 65, and a drain region 66.例文帳に追加

アモルファスシリコン層をパターニングし、結晶化ソース領域６０とソース領域６４、ゲート電極６５下部のチヤネル領域、及びドレイン領域６６を含む活性層領域を連結するフィルタリングチャンネル６３を形成する。 - 特許庁

The element active portion 101 includes: a source region 105 and a drain region 106 located opposite each other in a gate length direction; and a channel region 107 interposed between the source region 105 and the drain region 106.例文帳に追加

素子活性部１０１は、ゲート長方向において互いに対向するソース領域１０５およびドレイン領域１０６と、ソース領域１０５とドレイン領域１０６との間に介在するチャネル領域１０７とを含む。 - 特許庁

A vertical semiconductor device 100 has an n-type semiconductor region 5, a body region 8, a channel region 14, a first connection region 26, a second connection region 12, a gate electrode 18, and trench electrodes 22 and 24.例文帳に追加

縦型の半導体装置１００は、ｎ型半導体領域５とボディ領域８とチャネル領域１４と第１接続領域２６と第２接続領域１２とゲート電極１８とトレンチ電極２２,２４を備えている。 - 特許庁

The gate electrode 15 comprises a first portion, which is arranged on the active region 11a via the gate insulating film 13, consisting of a silicide region on the limited entire region in the thickness direction; and a second portion which is prepared on the element isolation region 12, consisting of silicon region and the silicide region, formed so that it covers the silicon region.例文帳に追加

ゲート電極１５は、活性領域１１ａ上にゲート絶縁膜１３を介して設けられ、厚さ方向における全領域がシリサイド領域からなる第１の部分と、素子分離領域１２の上に設けられ、シリコン領域及び該シリコン領域を覆うように形成されたシリサイド領域からなる第２の部分とを有している。 - 特許庁

The transistor includes a gate semiconductor region 253 formed on an inner face of the groove 360, an N-type embedded channel region 262 formed in an epitaxial region 221 becoming an outer side of the P-type gate semiconductor region 253, and a channel region 382 formed of a P-type body semiconductor region 254 formed on an outer side of the embedded channel region 262.例文帳に追加

更に、溝３６０の内面に形成されるゲート半導体領域２５３と、該Ｐ型ゲート半導体領域２５３の外側となるエピタキシャル領域２２１に形成されるＮ型の埋込チャネル領域２６２と、この埋込チャネル領域２６２の外側に形成されるＰ型のボディ半導体領域２５４からなるチャネル領域３８２を備える。 - 特許庁

A gate insulating film is formed on the channel region between the electric charge insulating layers, and a gate electrode is formed on the gate insulating film and the insulating layer for storing the charges.例文帳に追加

電荷貯蔵絶縁層の間のチャンネル領域上にゲート絶縁膜が形成され、ゲート絶縁膜及び電荷貯蔵絶縁層上にゲート電極が形成される。 - 特許庁

Furthermore, a structure whereby the left end of a gate 2c is retreated from the gate 2a and local wiring 3b is adopted which connects the active region 1b and a gate 2c disposed in a diagonal direction.例文帳に追加

また、ゲート２ｃの左端部をゲート２ａから後退させ、活性領域１ｂとゲート２ｃとを接続するローカル配線３ｂを斜め方向に配置した構造とする。 - 特許庁

A second gate layer 46 is subjected to pattern formation to the first gate layer and extended to cover a prescribed region of the gate insulation layer 40 and to cover the LDD structure 36.例文帳に追加

第二ゲート層４６は前記第一ゲート層にパターン形成され、延伸して前記ゲート絶縁層４０の所定領域を被覆し、その下の前記LDD 構造３６を被覆する。 - 特許庁

A gate conductive layer pattern is formed on the portions of the gate insulation layer pattern patterned to partially expose the source/drain regions and on the portion of the gate insulation layer pattern on the channel region.例文帳に追加

ソース／ドレイン領域を部分的に露出させるゲート絶縁膜パターン及びチャンネル領域のゲート絶縁膜パターン上にゲート導電膜パターンが形成される。 - 特許庁

Thus, no gate electrode metal is arranged on the channel region 14, reducing the parasitic capacity which is produced between the gate and the drain or the gate and the source.例文帳に追加

したがって、チャンネル領域１４の上にゲート電極金属が配置されないことになり、ゲート−ドレイン間やゲート−ソース間に生じる寄生容量を低減できる。 - 特許庁

A gate section 13 in an NMOS transistor, comprising a gate insulating film 11 and a gate electrode 12, is formed at an NMOS region 3 provided on a semiconductor substrate 1.例文帳に追加

半導体基板１に設けられたＮＭＯＳ領域３にはゲート絶縁膜１１とゲート電極１２とからなるＮＭＯＳトランジスタのゲート部１３が形成されている。 - 特許庁

A sun disk type flash memory has a floating gate 18 at a drain 15 side of a channel region 17, and a selection gate being one part of a control gate 16 at a source 14 side.例文帳に追加

サンディスク型フラッシュメモリはチャネル領域１７のドレイン１５側にフローティングゲート１８、ソース１４側にコントロールゲート１６の一部である選択ゲート１９を有している。 - 特許庁

A gate electrode 320 and a gate insulating layer 330 are formed on a substrate 300, and an island of a semiconductor is formed on a gate insulating layer in a transistor region 302.例文帳に追加

基板３００上にゲート電極３２０とゲート絶縁層３３０を形成し、トランジスタ領域３０２内のゲート絶縁層上に半導体の島を形成する。 - 特許庁

An element separation region 17, a gate insulating film 12, a gate electrode 13, a gate electrode insulating film, and a side wall spacer 14 are sequentially formed on the surface of a silicon substrate 11.例文帳に追加

シリコン基板１１の表面に、素子分離領域１７,ゲート絶縁膜１２,ゲート電極１３,ゲート電極上絶縁膜およびサイドウォールスペーサ１４を順次形成する。 - 特許庁

A first gate insulating film 11 and a second gate insulating film 12 having a film thickness thicker than that of the first gate insulating film are arranged on the supporting board within an element region.例文帳に追加

第１ゲート絶縁膜１１、第１ゲート絶縁膜より厚い膜厚を有する第２ゲート絶縁膜１２が、素子領域内の支持基板の上に配設される。 - 特許庁

The metal dummy pattern 6 formed over a gate electrode 1 extends to a gate longitudinal direction D1 with its both ends projected from a region of the gate electrode 1.例文帳に追加

ゲート電極１の上方に形成されたメタルダミーパターン６は、ゲート長方向Ｄ１に延びており、かつ、その両端がゲート電極１の領域から突き出している。 - 特許庁

A control gate electrode 7b is provided on an outer edge of a cell region, and voltage can be applied to the control gate electrode 7b separately from a gate electrode 7a.例文帳に追加

セル領域の外縁部にコントロールゲート電極７ｂを設け、このコントロールゲート電極７ｂに対してゲート電極７ａとは別に電圧印加が行えるようにする。 - 特許庁

Then, a gate electrode 4 is formed on the gate insulating film 3, where the gate electrode 4 has a pattern for covering a portion in which a channel region in the semiconductor thin film 2 should be formed.例文帳に追加

次に、半導体薄膜２内のチャネル領域が形成されるべき部分を覆うパターンを有するゲート電極４をゲート絶縁膜３上に形成する。 - 特許庁

This device has a floating gate electrode 11, a drain region 4, which is used for potential control over the floating gate electrode 11 and has a diode structure, and a source region 3 which is formed sandwiching the channel region 5 with the drain region 4.例文帳に追加

浮遊ゲート電極１１と、その浮遊ゲート電極１１の電位制御に用いられ、ダイオード構造を有するドレイン領域４と、ドレイン領域４との間でチャネル領域５を挟むように形成されたソース領域３とを備えている。 - 特許庁

It also includes a source region 4 selectively formed in an upper part of the well region 3 and a gate electrode 7 formed on a gate insulating film 6 covering the surface of the well region 3 sandwiched between the source region 4 and the epitaxial crystal growth layer 2.例文帳に追加

そして、ウェル領域３上部に選択的に形成されたソース領域４と、ソース領域４とエピタキシャル結晶成長層２とに挟まれたウェル領域３の表面を覆うゲート絶縁膜６上に形成されたゲート電極７とを備える。 - 特許庁

A source/drain heavily doped region 48 is located to the convex portion regions both side of the gate electrode 46 provided to the concave portion region; and a source/drain low concentration region 47 is formed between the source/drain havily-doped region 48 and the gate electrode 46.例文帳に追加

凹部領域に設けられたゲート電極４６の両側の凸部領域にはソース・ドレイン高濃度領域４８が位置し、ソース・ドレイン高濃度領域４８とゲート電極４６の間にはソース・ドレイン低濃度領域４７が形成されている。 - 特許庁

A trench reaching a first n^+-drain region 15 from the surface of a p-base region 12 is formed to a position of the p-base region close to a gate electrode 19 at a side opposite to an n^+-source region 14 across the gate electrode 19.例文帳に追加

ｐベース領域１２の、ゲート電極１９を挟んでｎ^＋ソース領域１４の反対側でゲート電極１９に近接する位置に、ｐベース領域１２の表面から第１のｎ^＋ドレイン領域１５まで達するトレンチを形成する。 - 特許庁

A semiconductor film comprises a channel region and a source region as well as a drain region, into both of which impurity is doped and which are provided with an island-type plane pattern, and a gate electrode arranged so as to be opposed to the channel region through a gate insulating film.例文帳に追加

チャネル領域と不純物がドープされたソース領域及びドレイン領域とを含むと共に島状の平面パターンを有する半導体膜と、チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極とを備える。 - 特許庁

The semiconductor element comprises: the recessed channel region formed in a semiconductor substrate while containing the vertical type SOI channel structure which is formed in an active region and the element isolation structure defining the active region and is positioned at the side walls of the element isolation structure on both the sides in the longitudinal direction of the gate region; and a gate structure formed at the upper part of the recessed channel region of the gate region.例文帳に追加

半導体基板内に形成され、活性領域を画成する素子分離構造と活性領域内に形成され、ゲート領域の長手方向で両側の素子分離構造の側壁に位置した垂直型ＳＯＩチャンネル構造を含むリセスチャンネル領域と、ゲート領域のリセスチャンネル領域の上部に形成されるゲート構造物を含む半導体素子及びその製造方法。 - 特許庁

The chemical sensor includes a sensitive element containing a first semiconductor region with a first channel region formed between a first drain region and a first source region, a first gate insulting film formed on the first channel region, a first gate electrode formed on the first gate insulating film, a sensitive film formed on the first gate electrode, and a controlling mechanism to control and float the potential of the first gate electrode of the sensitive element.例文帳に追加

第１ドレイン領域と第１ソース領域との間に第１チャネル領域が形成された第１半導体領域と、第１チャネル領域上に形成された第１ゲート絶縁膜と、第１ゲート絶縁膜上に形成された第１ゲート電極と、第１ゲート電極上に形成された感応膜と、を含む感応素子、及び、感応素子の第１ゲート電極の電位を制御し且つフローティング化する制御機構を具備する。 - 特許庁