「gate region」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

An N-type source region 12s, an N-type drain region 12d, a source side LDD region 7s and a drain side LDD region 7d are provided in the surface of a P-type well 2 and a gate electrode 5 is provided on the surface of a well 2.例文帳に追加

Ｐ型ウエル２の表面に、Ｎ型ソース領域１２ｓ、Ｎ型ドレイン領域１２ｄと、ソース側ＬＤＤ領域７ｓ、ドレイン側ＬＤＤ領域７ｄと、ゲート電極５を備える。 - 特許庁

A second floating gate 20 faces a region between the third impurity region 10 and the fourth impurity region 11 and the sixth impurity region 13 by interposing the first insulation film 14.例文帳に追加

第２フローティングゲート２０は、第３不純物領域１０と第４不純物領域１１との間の領域および第６不純物領域１３に、第１絶縁膜１４を挟んで対向している。 - 特許庁

To eliminate a pattern dependence by suppressing a leakage current of an interface between an element region and an element isolation region by completely flattening a step between the element region and the element isolation region at a gate wiring forming time.例文帳に追加

ゲート配線形成時の素子領域と素子分離領域の段差を完全に平坦化して素子領域と素子分離領域界面のリーク電流を抑え、そのパターン依存性を無くす。 - 特許庁

The active region is composed of a source region 2, a drain region 3, and a channel region under a gate oxide film 5, and is formed on the semiconductor substrate 1 directly below the electrode pad 12.例文帳に追加

活性領域は、ソース領域２、ドレイン領域３、及びゲート酸化膜５下のチャネル領域から構成され、活性領域は、電極パッド１２のほぼ直下の半導体基板１に形成されている。 - 特許庁

An extension region 6 is formed to an upper layer of the silicon substrate 1 with a channel region under the gate electrode 5 inbetween and a source / drain region 9 connected to the extension region 6 is formed.例文帳に追加

ゲート電極５下方のチャネル領域を挟んでシリコン基板１上層にエクステンション領域６が形成され、エクステンション領域６に接続するソース・ドレイン領域９が形成されている。 - 特許庁

When a channel region is not formed immediately under the gate electrode 7, the entire N^- type drain region 1 is depleted by a contact between the N^- type drain region 1 and the hetero semiconductor region 4.例文帳に追加

ゲート電極７直下にチャネル領域が形成されないときに、Ｎ^-型ドレイン領域１がヘテロ半導体領域４と接することによりＮ^-型ドレイン領域１の全域が空乏化される。 - 特許庁

In a manufacturing step of a backside illumination type CMOS image sensor, a silicide film used in a gate electrode and an active region of a MOS transistor is remained in a photodiode region (opposite region of light reception region).例文帳に追加

裏面照射型ＣＭＯＳイメージセンサの製造工程において、ＭＯＳトランジスタのゲート電極や活性領域に用いるシリサイド膜をフォトダイオード領域（受光領域の反対領域）にも残す。 - 特許庁

The silicide layer 17 is provided at the total region of a source region S1 and the n^+ region BC1, that of the drain regions D1, D2, that of the source region S2 and the p^+ region BC2, and on the gate electrode 15.例文帳に追加

シリサイド層１７は、ソース領域Ｓ１とＮ^＋領域ＢＣ１の総合領域、ドレイン領域Ｄ１，Ｄ２の総合領域、ソース領域Ｓ２とＰ^＋領域ＢＣ２の総合領域、及びゲート電極１５上に設けられる。 - 特許庁

Each MOS structure includes a source region connected to the first wiring, a drain region connected to second wiring, and a gate electrode facing the well region between the source region and the drain region via an insulating film.例文帳に追加

各ＭＯＳ構造は、第１配線に接続されているソース領域と、第２配線に接続されているドレイン領域と、ソース領域とドレイン領域の間のウェル領域に絶縁膜を介して対向しているゲート電極を備えている。 - 特許庁

The semiconductor device 10 comprises: a first semiconductor region 14; a second semiconductor region 16; a third semiconductor region 32; a fourth semiconductor region 34; a trench gate 36; and an internal insulator region 30.例文帳に追加

本発明の半導体装置１０は、第１半導体領域１４と第２半導体領域１６と第３半導体領域３２と第４半導体領域３４とトレンチゲート３６と内部絶縁体領域３０を有する。 - 特許庁

The source region, drain region and channel region of an insulating gate electric field effect type transistor are respectively positioned on the surface of a semiconductor provided with a plurality of grooves while an electric charge storage region is provided on the channel region through an insulating layer.例文帳に追加

複数の溝を設けた半導体表面上に絶縁ゲート電界効果型トランジスタのソース領域、ドレイン領域、およびチャネル領域がそれぞれ位置され、該チャネル領域上に絶縁層を介して電荷蓄積領域を設けた。 - 特許庁

With a p-gate region 44 above a p+ embedded region 42 being cellular, an n+ source region 48 is so provided as to enclose it, increasing the area of a channel.例文帳に追加

ｐ^+ 埋め込み領域４２の上方のｐゲート領域４４をセル状とし、ｎ^+ ソース領域４３をそれを囲むように配置してチャネル部分の面積を増大させる。 - 特許庁

The first gate electrode is formed of a light shielding material in a region facing at least the channel region and the lightly doped impurity region.例文帳に追加

第１ゲート電極は、遮光性を有する材料から形成されており、少なくともチャネル領域および低濃度不純物領域に対向する領域に形成されている。 - 特許庁

Related to an insulated gate field effect transistor 11, an annular source region 15 is formed as an island in a base region 14 exposed in a circle in an n-type drift region.例文帳に追加

絶縁ゲート型電界効果トランジスタ１１において、Ｎ形のドリフト領域に円形に露出したベース領域１４に、環状のソース領域１５を島状に形成する。 - 特許庁

A gate insulating film 70 is formed so as to cover the surface of a P-type region between the N^+-type SiC source region 30 and the N-type SiC drain region 40.例文帳に追加

Ｎ＋型ＳｉＣソース領域３０とＮ型ＳｉＣドレイン領域４０との間のＰ型領域の表面を覆うようにゲート絶縁膜７０が形成されている。 - 特許庁

The vertical JFET 11 (junction field-effect transistor) comprises a semiconductor substrate 12, a first conductive source region 14, a first conductive channel region 16, and a second conductive gate region 18.例文帳に追加

本発明の縦型ＪＦＥＴは、半導体基体、第１導電型のソース領域、第１導電型のチャネル領域と、第２導電型のゲート領域とを備える。 - 特許庁

In the channel width direction D, the semiconductor device has a semiconductor region (silicon region 20) connecting the pair of diffusion regions 5 between the gate groove 4 and element isolation region 3.例文帳に追加

チャネル幅方向Ｄにおいて、ゲート溝４と素子分離領域３との間に、一対の拡散領域５を繋ぐ半導体領域（シリコン領域２０）を有している。 - 特許庁

A gate electrode 15 is arranged above the channel region 9 and part of the low-concentrated drain region 3 at intervals with the ohmic drain region 7 when viewed from above.例文帳に追加

ゲート電極１５は、チャンネル領域９上と低濃度ドレイン領域３の一部分の上に、上方から見てオーミックドレイン領域７とは間隔をもって配置されている。 - 特許庁

The peripheral NMOS Tr 52 region and the peripheral PMOS Tr 53 region are provided via a gate oxide film 3 on the semiconductor substrate 1 of this peripheral region, and these are coated with a first interlayer insulating film 11.例文帳に追加

この周辺領域の半導体基板1上には、ゲート酸化膜3を介して周辺NMOSTr52と周辺PMOSTr53とが設けられ、これらは第1の層間絶縁膜11で覆われている。 - 特許庁

Gate electrodes 9a, 9b, 9c are formed in a high-speed transistor formation region HSn, a low leakage transistor formation region LLn, and a medium voltage transistor formation region MVn.例文帳に追加

高速トランジスタ形成領域ＨＳｎ、低リークトランジスタ形成領域ＬＬｎ及び中電圧トランジスタ形成領域ＭＶｎにゲート電極９ａ，９ｂ，９ｃを形成する。 - 特許庁

The SiC semiconductor device includes an SiC substrate 101, a first semiconductor layer, a base region 105, a second semiconductor layer, a gate region 109, and a source region 113.例文帳に追加

ＳｉＣ半導体装置は、ＳｉＣ基板１０１、第１半導体層、ベース領域１０５、第２半導体層、ゲート領域１０９およびソース領域１１３を備えている。 - 特許庁

The semiconductor device 10 comprises an n^-type drift region 26, a p^-type body region 28, an n^+type emitter region 36, an emitter electrode 52, and a gate electrode 34.例文帳に追加

半導体装置１０は、ｎ^−型のドリフト領域２６と、ｐ^−型のボディ領域２８と、ｎ^＋型のエミッタ領域３６と、エミッタ電極５２と、ゲート電極３４を備えている。 - 特許庁

An n-type source region 107 and a drain region 106 are disposed in parallel to each other in the gate region 103, and they are connected to the n-type channel 203.例文帳に追加

ゲート領域１０３の中にＮ型ソース領域１０７及びドレイン領域１０６が互いに平行に配置され、それらはＮ型チャネル２０３に接続されている。 - 特許庁

A p^+ region 21 is adjacent to the source/drain regions S/D separating from them by a separating region 20, and one end of the gate electrode 15 is included in the separating region 20.例文帳に追加

Ｐ^＋領域２１とソース／ドレイン領域Ｓ／Ｄは離間領域２０を隔てて隣り合い、離間領域２０にはゲート電極１５の一方端部が含まれる。 - 特許庁

A silicide layer 16 is located on the active region on both the sides of the gate electrode and is formed, at least on the first side face of the active region which is a source-drain region.例文帳に追加

シリサイド層１６は、ゲート電極の両側の活性領域に位置し、ソース、ドレイン領域としての活性領域の少なくとも第１の側面に形成されている。 - 特許庁

A gate electrode 5 is formed through an insulating film 4 at a position covering from the body diffusion region to a drift region on the outside of the diffusion region.例文帳に追加

ボディ拡散領域上からこの拡散領域の外側のドリフト領域上まで覆う位置に、絶縁膜４を介して形成されたゲート電極５を備える。 - 特許庁

The gate electrode 15 is extended onto the part 12a of an element separation region, and becomes a common electrode spreading from the upper part of the n^- well region 131 to that of the p^- well region 132.例文帳に追加

このゲート電極１５は、素子分離領域の部分１２ａ上に伸び、Ｎ^−well領域１３１上からＰ^−well領域１３２上に跨る共有電極となる。 - 特許庁

A second floating gate 19 is formed in a region between the third impurity region 7 and the fourth impurity region 8 in opposition to the regions with the first insulating film 10 interposed.例文帳に追加

第２フローティングゲート１９は、第３不純物領域７と第４不純物領域８との間の領域に、第１絶縁膜１０を挟んで対向している。 - 特許庁

A first floating gate 12 is formed in a region between the second impurity region 6 and the third impurity region 7 in opposition to the regions with the first insulating film interposed 10.例文帳に追加

第１フローティングゲート１２は、第２不純物領域６と第３不純物領域７との間の領域に、第１絶縁膜１０を挟んで対向している。 - 特許庁

The gate electrode (5) includes a first region (A-A') sandwiched by the first contact (11) and the second contact (11) and a second region (B-B') different from the first region.例文帳に追加

ゲート電極（５）は、第１コンタクト（１１）と第２コンタクト（１１）とに挟まれた第１領域（Ａ−Ａ’）と、第１領域と異なる第２領域（Ｂ−Ｂ’）とを備える。 - 特許庁

Furthermore, the depletion layer forming region 15 is formed over a region near the center from an edge 16a on the side of the drain region 9 of the gate electrode 16.例文帳に追加

そして、空乏層形成領域１５は、ゲート電極１６のドレイン領域９側の端部１６ａから中央部の近傍の領域に渡って形成されている。 - 特許庁

The resistive breakdown region 8 includes an N-type semiconductor region in contact with the drain region 6 at a predetermined distance apart from the well part immediately below the gate electrode 4.例文帳に追加

抵抗性降伏領域８はドレイン領域６に接し、ゲート電極４直下のウェル部分と所定の距離だけ離れたＮ型半導体領域からなる。 - 特許庁

The diffusion layer region 32 exists between the source diffusion layer 34 and a well 26 for the drain on a substrate surface under the gate electrode 30, and the region becomes a channel region.例文帳に追加

ゲート電極３０の下の基板表面には、ソース拡散層３４とドレイン用ウエル２６との間に拡散層領域３２が存在し、その領域がチャネル領域となる。 - 特許庁

The second semiconductor region 108 contains Si to a concentration higher than that of the channel forming region of the first semiconductor region 101 below the gate electrode 122.例文帳に追加

第２の半導体領域１０８は、第１の半導体領域１０１におけるゲート電極１２２下方のチャネル形成領域よりも高い濃度のＳｉを含有する。 - 特許庁

A resist is applied on a silicon substrate 10, ions are implanted into a source region 18 and a drain region 22, and a gate region 20 is formed by diffusion of ions through thermal treatment.例文帳に追加

シリコン基板１０上にレジストを塗布してソース領域１８、ドレイン領域２２にイオン注入し熱処理によりイオン拡散してゲート領域２０を形成する。 - 特許庁

A MOS transistor comprising a source region (51), a drain region (61) and an H gate electrode (71) is formed in an element forming region isolated by a partial oxide film (31).例文帳に追加

部分酸化膜３１によって素子分離された素子形成領域に、ソース領域５１、ドレイン領域６１及びＨゲート電極７１からなるＭＯＳトランジスタを形成する。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

A region covered with the first gate electrode 10a on the first semiconductor layer 3a, a region covered with the second gate electrode 10b on the second semiconductor layer 3b and a region covered with the third gate electrode 10c on the third semiconductor layer 3c become metal silicides, respectively.例文帳に追加

第１の半導体層3aのうちの第１のゲート電極10aにより覆われた領域、第２の半導体層3bのうちの第２のゲート電極10bにより覆われた領域及び第３の半導体層3cのうちの第３のゲート電極10cにより覆われた領域は、それぞれ金属シリサイド化される。 - 特許庁

Namely, a structure (multiplication structure 45) with which the multiplication gate electrode 41 and the charge multiplication region 35 are closely confronted is disposed adjacently to the PD impurity region 33 and the transfer gate electrode 43 between the PD impurity region 33 and the transfer gate electrode 43.例文帳に追加

つまり、増倍ゲート電極４１及び電荷増倍領域３５が近接して対向する構造（増倍構造４５）は、ＰＤ不純物領域３３と転送ゲート電極４３との間にて、ＰＤ不純物領域３３と転送ゲート電極４３とに隣接して配置されている。 - 特許庁

The semiconductor device includes: a semiconductor substrate 101 having an active region 103 isolated by an element isolation region 102; a gate insulating film 111 formed on an active region 103; and a gate electrode 121 formed on the gate insulating film 111.例文帳に追加

半導体装置は、素子分離領域１０２により分離された活性領域１０３を有する半導体基板１０１と、活性領域１０３の上に形成されたゲート絶縁膜１１１と、ゲート絶縁膜１１１の上に形成されたゲート電極１２１とを備えている。 - 特許庁

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

After removing the ion implantation mask pattern, a transfer gate electrode, an NMOS gate electrode, and a PMOS gate electrode are formed on a semiconductor substrate in a pixel region, on that of the NMOS region, and on that of the PMOS region, respectively, by patterning the polysilicon film.例文帳に追加

イオン注入マスクパターンを除去した後にポリシリコン膜をパターニングして画素領域の半導体基板上に転送ゲート電極、ＮＭＯＳ領域の半導体基板上にＮＭＯＳゲート電極及びＰＭＯＳ領域の半導体基板上にＰＭＯＳゲート電極を形成する。 - 特許庁

In a semiconductor apparatus, including a double gate transistor which has a fin-type active region and a pair of gate electrodes arranged to be opposed to each other so that the active region is inserted therebetween, a height of the gate electrodes is set higher than that of the active region and set equal or smaller than the height obtained, based on Formula 1.例文帳に追加

フィン型の活性領域と、活性領域を挟むように対向配置された一対のゲート電極とを有するダブルゲートトランジスタを含む半導体装置において、ゲート電極の高さを活性領域の高さよりも高くし、かつ数式１に基づき求められる高さ以下とする。 - 特許庁

Impurities are injected into a metal film 3 for gate electrodes formed in a pFET region Rp after forming a gate insulating film 2 and the metal film 3 for gate electrodes one by one on a semiconductor substrate 1 of an nFET region Rn and pFET region Rp.例文帳に追加

ｎＦＥＴ領域ＲｎおよびｐＦＥＴ領域Ｒｐの半導体基板１上にゲート絶縁膜２およびゲート電極用金属膜３を順次に形成した後、ｐＦＥＴ領域Ｒｐに形成されたゲート電極用金属膜３に不純物を注入する。 - 特許庁

The semiconductor device 10 includes a source region and a drain region 14 of the first conductivity type formed on a semiconductor substrate 11, a channel region 16 formed between the source region and the drain region, and a gate insulating film 21 formed on the channel region.例文帳に追加

半導体装置１０は、半導体基板１１に形成された第１導電型のソース領域及びドレイン領域１４と、ソース領域とドレイン領域との間に形成されたチャネル領域１６と、チャネル領域上に形成されたゲート絶縁膜２１とを有する。 - 特許庁