例文 (999件) |
gate regionの部分一致の例文一覧と使い方
該当件数 : 4381件
The transistor includes a p-type region 18, a channel region 20, a barrier region 22, an insulating film 62, and a gate electrode 64.例文帳に追加
このトランジスタは、p型領域18と、チャネル領域20と、バリア領域22と、絶縁膜62と、ゲート電極64を備えている。 - 特許庁
The silicon film functions as the vertical channel region of the structure and interconnects a diffusion region adjacent to the gate region.例文帳に追加
シリコン膜は構造の垂直チャネル領域の働きをし、ゲート領域に隣接した拡散領域を相互接続する。 - 特許庁
A thin film transistor 1 includes a gate electrode 22, a source region 24, a drain region 25, and a channel region 26.例文帳に追加
薄膜トランジスタ1は、ゲート電極22と、ソース領域24、ドレイン領域25及びチャネル領域26を含んでいる。 - 特許庁
A semiconductor element comprises a gate region 1, a source region 2, and a drain region 3 formed on a silicon substrate.例文帳に追加
シリコン基板上に形成されたゲート領域1と、ソース領域2、ドレイン領域3とを備える半導体素子である。 - 特許庁
A silicon carbide semiconductor device comprises channel set regions 7a, 7b partly deepened in a junction depth of a second gate region 7 in a site disposed on a first gate region 3 to a second gate region 7.例文帳に追加
第2ゲート領域7に対し、第1ゲート領域3の上に位置する部位内において、第2ゲート領域7の接合深さを部分的に深くしたチャネル設定領域7a、7bを備える。 - 特許庁
The gate voltage resistance holding region 27 integrally includes a first region 29 formed in an intersection 17 of the gate trenches 15 and a second region 30 formed to a linear portion 16 of the gate trench 15.例文帳に追加
ゲート耐圧保持領域27は、ゲートトレンチ15の交差部17に形成された第1領域29と、ゲートトレンチ15の線状部16に形成された第2領域30とを一体的に含んでいる。 - 特許庁
It is configured to apply a control voltage via a gate insulation region to the semiconductor region to control a current flowing between the source region and the drain region.例文帳に追加
半導体領域にゲート絶縁領域を介して制御電圧を加え、ソース領域とドレイン領域間で流れる電流を制御する。 - 特許庁
A body region 5, a drain region 4, a source region 9 and a body contact region 10 are formed on an epitaxial layer 3 having a gate trench 6.例文帳に追加
ゲートトレンチ6を有するエピタキシャル層3に、ボディ領域5、ドレイン領域4、ソース領域9およびボディコンタクト領域10を形成する。 - 特許庁
In a region of the semiconductor layer opposed to the gate electrode with a gate insulating layer interposed therebetween, the gate electrode functions as a shield, and the region is free from the influence of the electric field of the lower electrode.例文帳に追加
半導体層の、ゲート絶縁層を介してゲート電極と対向する領域は、ゲート電極がシールドとして機能し、下部電極の電界の影響を受けない。 - 特許庁
A segment where a gate wiring pattern and an activation region overlap on each other is extracted as a gate pattern from the input mask design data 601 in a gate region extraction section 603.例文帳に追加
入力されたマスク設計データ601からゲート配線パタンと活性化領域とが重なり合う部分をゲート領域抽出部603でゲートパタンとして抽出する。 - 特許庁
An LDD region 103 and an LDD region 104 comprise a part which is overlapped with the second gate electrode 115, via a gate insulating film 112 and a part which does not overlap with the second gate electrode.例文帳に追加
LDD領域103、104は第2のゲート電極115にゲート絶縁膜112を介して重なる部分と重ならない部分とを有している。 - 特許庁
A gate oxide film is formed on the semiconductor substrate and the lower conductive film exposed in the gap region, and a gate pattern filling the gap region is formed on the gate oxide film.例文帳に追加
ギャップ領域に露出した半導体基板及び下部導電膜の表面にゲート酸化膜を形成し、ゲート酸化膜上にギャップ領域を満たすゲートパターンを形成する。 - 特許庁
Then the channel region is overlaid with a gate insulation film and a gate electrode, and the gate electrode is electrically connected to the second conductivity shallow well region.例文帳に追加
そして、上記チャネル領域上にゲート絶縁膜、ゲート電極を形成し、上記ゲート電極と上記第2導電型の浅いウェル領域を電気的に接続する。 - 特許庁
A gate electrodes GM are formed on a silicon substrate 1 via a gate insulating film 4, and a source region S and a drain region D are provided between the gate electrodes GM.例文帳に追加
シリコン基板1にゲート絶縁膜4を介してゲート電極GMが形成され、ゲート電極GMの間にソース領域S、ドレイン領域Dが設けられる。 - 特許庁
The gate electrode 5a and gate electrode 5b on the B plane form a channel formation region CH1, and the gate electrode 5b and gate electrode 5c on the C plane form a channel formation region CH2.例文帳に追加
B面のゲート電極5a及びゲート電極5bによりチャネル形成領域CH1が形成され、C面のゲート電極5b及びゲート電極5cによりチャネル形成領域CH2が形成される。 - 特許庁
Then, a nonvolatile memory, in which the floating gate region between a channel region 150 and a gate electrode 147 is constituted using the quantum thin line 145, is formed by forming the gate electrode 147, a source region 148, and a drain region 149.例文帳に追加
その後、ゲート電極147,ソース領域148およびドレイン領域149を形成して、チャネル領域150とゲート電極147との間の浮遊ゲート領域を量子細線145で構成した不揮発性メモリを形成する。 - 特許庁
To fully secure a contact region between a source/base electrode and a source region/base region and the contact region between a gate electrode and a gate electrode contact pad thinning a pattern in a semiconductor device having a trench gate.例文帳に追加
トレンチゲートを有する半導体装置におけるパターンの微細化に伴うソース・ベース電極とソース領域・ベース領域とのコンタクト面積およびゲート電極とゲート電極コンタクト用パッドとのコンタクト面積を十分に確保する。 - 特許庁
The n-channel region 14a is sandwiched with a trench gate region 18 coated with an insulating film 16.例文帳に追加
nチャネル領域14aは絶縁膜16で被覆されたトレンチゲート領域18で挟まれる。 - 特許庁
Relating to the trench gate type FIN-FET, FIN width (162) of a channel region is made narrower than width (161) of an active region.例文帳に追加
チャネル領域のFIN幅(162)を活性領域の幅(161)よりも狭くする。 - 特許庁
Further, the thickness of the gate line on the active region is larger than that on the field region.例文帳に追加
又、アクティブ領域上でのゲートラインの厚さは、フィールド領域上での厚さに対して厚い。 - 特許庁
A cell gate is formed in the cell region and a transistor is formed in the selective transistor region.例文帳に追加
そうしたセル領域にセルゲートを形成し、選択トランジスタ領域にはトランジスタを形成する。 - 特許庁
The gate electrode 64 is opposed to the second channel region and barrier region across the insulating film 62.例文帳に追加
ゲート電極64は、絶縁膜62を介して第2チャネル領域及びバリア領域に対向している。 - 特許庁
The gate electrode faces the second channel region and the barrier region via the insulation film.例文帳に追加
ゲート電極は、絶縁膜を介して第2チャネル領域及びバリア領域に対向している。 - 特許庁
A drift region 105 is secured between the second diffusion region 110 and gate trenches 112.例文帳に追加
第2拡散領域110とゲートトレンチ112の間には、ドリフト領域105が確保されている。 - 特許庁
One source/drain region is positioned closer to the midpoint of the gate conductor than is the other source/drain region.例文帳に追加
ソース及びドレイン領域の一方は、他方よりもゲート導電体の中心に近づけられる。 - 特許庁
A first field-effect transistor gate region 265 is formed on the first device region.例文帳に追加
第1の電界効果トランジスタゲート領域265が、第1のデバイス領域上に形成される。 - 特許庁
A first gate electrode 20 is disposed between the drain region 121 and the N-type source region.例文帳に追加
ドレイン領域121とN型のソース領域との間に第1のゲート電極20が配置される。 - 特許庁
Then, the impurity region 15 is formed on the side of the drain region 9 in the gate electrode 16.例文帳に追加
そして、不純物領域15は、ゲート電極16のドレイン領域9側に形成されている。 - 特許庁
Along the gate insulation film 42, the drift region 26, the first additional semiconductor region 36, the drift region 26, the body region 32, and the emitter region 34 are arranged sequentially.例文帳に追加
ゲート絶縁膜42に沿って、ドリフト領域26、第1付加半導体領域36、ドリフト領域26、ボディ領域32、エミッタ領域34が順に並んでいる。 - 特許庁
The annealing is carried out with the protective layer on the gate region.例文帳に追加
アニールは、保護層をゲート領域上に載せたままで実施される。 - 特許庁
Furthermore, a plurality of logic gates are arranged in the gate region 5.例文帳に追加
更に、ゲート領域5に配設された複数の論理ゲートを具備する。 - 特許庁
A peripheral gate pattern is formed on the peripheral active region.例文帳に追加
前記周辺活性領域上に周辺ゲートパターンが形成される。 - 特許庁
A p^+ gate region 4 is formed at the inner wall section of the trench 3.例文帳に追加
トレンチ3の内壁部にp^+ゲート領域4が形成されている。 - 特許庁
A gate insulation film 7a is formed on the channel region 6a.例文帳に追加
ゲート絶縁膜7aはチャネル領域6a上に形成される。 - 特許庁
A gate electrode 14 is constituted on a channel region 13 in the P^- region of the body through a gate oxidized film (not illustrated).例文帳に追加
ボディーのP^-領域におけるチャネル領域13上にゲート酸化膜(図示せず)を介してゲート電極14が構成されている。 - 特許庁
A mask having an opening for a gate insulating film and an openning for forming an ohmic connection region is formed, and the gate insulating region is formed.例文帳に追加
ゲート絶縁膜用開口とオーミック接続領域形成用開口とを有するマスクを形成し、ゲート絶縁膜を形成する。 - 特許庁
A gate electrode 4 is provided which is insulated from a channel region with the gate dielectric 8 and formed on the channel region.例文帳に追加
ゲート誘電体8によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極4を設ける。 - 特許庁
The transistor 10 is configured to include a source region, a drain region, a channel region respectively comprising semiconductor films 20, 21, 22; a gate insulating film 23; and a gate electrode 24.例文帳に追加
トランジスタ10は、それぞれ半導体膜20,21,22からなるソース領域、ドレイン領域、及びチャネル領域と、ゲート絶縁膜23と、ゲート電極24とを備えて構成される。 - 特許庁
An LDD region is formed by making use of the first gate electrode as a mask, A source region and a drain region are formed by making use of the second gate electrode as a mask.例文帳に追加
LDD領域を前記第1のゲート電極をマスクとして形成し、ソース領域およびドレイン領域を前記第2のゲート電極をマスクとして形成する。 - 特許庁
A high-voltage gate-insulating film, i.e. a first gate oxide film 17 is formed selectively on the second region and the peripheral circuit region b of the cell array region a.例文帳に追加
セルアレイ領域aの第2領域及び周辺回路領域b上に選択的に高電圧ゲート絶縁膜、即ち、第1ゲート酸化膜17を形成する。 - 特許庁
To enable a region below a gate electrode to overlap sufficiently with an LDD region even in a case where the LDD region is formed after the gate electrode has been formed.例文帳に追加
ゲート電極の形成後にLDD領域を形成する場合であれ、ゲート電極の下方の領域とLDD領域とのオーバーラップ量を十分に確保する。 - 特許庁
The cell has a selection gate on the upper portion of the channel region, a floating gate on another portion of the channel, a control gate on the floating gate, and an erase gate adjoining the floating gate.例文帳に追加
このセルは、チャネル領域の一部の上方にある選択ゲートと、チャネル領域の別の部分の上にある浮遊ゲートと、浮遊ゲートの上方にある制御ゲートと、浮遊ゲートに隣接する消去ゲートとを有する。 - 特許庁
This ferroelectric memory transistor comprises a substrate including a source region, a gate region and a drain region, a gate stack arranged on the gate region, passivation oxide layers arranged on the substrate and the gate stack, and metallized parts for having each contact with the source/drain regions and the gate stack.例文帳に追加
本発明による強誘電体メモリトランジスタは、ソース領域、ゲート領域およびドレイン領域を有する基板と、ゲート領域上に位置するゲートスタックと、基板とゲートスタック上に位置するパッシベーション酸化物層と、ソース領域、ドレイン領域およびゲートスタックそれぞれへのコンタクトを形成するためのメタライゼーションとを備える。 - 特許庁
Included are a floating gate pattern formed in a cell region of a semiconductor substrate, a dummy floating gate pattern formed in an interface region at a periphery of the cell region and extended from the floating gate pattern, and a control gate pattern crossing the floating gate pattern in the cell region of the semiconductor substrate.例文帳に追加
半導体基板のセル領域に形成されたフローティングゲートパターンと、前記セル領域周辺の前記インターフェース領域に形成されて、前記フローティングゲートパターンから延長されたダミーフローティングゲートパターン及び前記半導体基板のセル領域で、前記フローティングゲートパターンと交差するコントロールゲートパターンを含めることを特徴とする。 - 特許庁
Each of the selector gate lines 6 has a contact hole forming region 6a that protrudes toward the other selector gate line.例文帳に追加
それぞれ選択ゲート線6は、他方に向かって突出するコンタクトホール形成領域6aを有する。 - 特許庁
A first gate layer 42 is subjected to pattern formation in the gate insulation layer, and is positioned over the channel region.例文帳に追加
第一ゲート層42は前記ゲート絶縁層にパターン形成され、前記チャネル領域上に位置する。 - 特許庁
Then the drain-gate separation portion 9 is interposed between the drain region and gate insulating film 14.例文帳に追加
そして、ドレイン領域とゲート絶縁膜14との間には、ドレイン−ゲート分離部9が介在されている。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|