「gate region」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A gate electrode 26 is formed through a gate dielectric film 25 on a channel region, and a source electrode 27 is formed.例文帳に追加

チャネル領域上にゲート絶縁膜25を介してゲート電極26を形成し、ソース電極27を形成する。 - 特許庁

The gate electrode 3 comprises a tantalum nitride layer 4 at least in a region contacting the gate insulating layer 2.例文帳に追加

ゲート電極３は、少なくともゲート絶縁層２に接する領域に窒化タンタル層４を有する。 - 特許庁

On a semiconductor substrate, an element active region, where an insulated gate field effect transistor is formed, is enclosed with a channel element isolation region, with the gate electrode pattern being thicker in the region striding the channel element separation region of the gate electrode of the insulating gate field effect transistor.例文帳に追加

半導体基板上であって絶縁ゲート電界効果トランジスタの形成される素子活性領域が溝素子分離領域で囲繞され、絶縁ゲート電界効果トランジスタのゲート電極の溝素子分離領域を跨る領域で上記ゲート電極パターンの寸法が太くなっている。 - 特許庁

Each of the storage elements is provided with a source region, a drain region, a front face gate electrode arranged on the first side surface of the semiconductor region via a gate insulating film, and a rear surface gate electrode arranged on a second side surface opposing the first side surface of the semiconductor region via the gate insulating film.例文帳に追加

そして、その記憶素子は、ソース領域と、ドレイン領域と、半導体領域の第１側面に、ゲート絶縁膜を介し、配設された前面ゲート電極と、半導体領域の前記第１側面に対向する第２側面に、ゲート絶縁膜を介し、配設された背面ゲート電極とを備えている。 - 特許庁

Then, a mask layer 41 having an opening 40 is so formed on the region surrounded by the gate contact region 29 as to form an N-type channel region 33 and a top gate region 34 through the opening 40.例文帳に追加

ゲートコンタクト領域２９で囲まれた領域上に、開口部４０を有するマスク層４１を形成し、該開口部４０を通してＮ型のチャネル領域３３とトップゲート領域３４を形成する。 - 特許庁

A mask layer having an opening is formed on a region surrounded by the gate contact region 29, and an N-type channel region 33 and a top gate region 34 are formed through the opening.例文帳に追加

ゲートコンタクト領域２９で囲まれた領域上に、開口部４０を有するマスク層４１を形成し、該開口部４０を通してＮ型のチャネル領域３３とトップゲート領域３４を形成する。 - 特許庁

The unit cells 12A and 12B includes a field diffusing region comprising an impurity region 14 and a channel forming region 16 and a gate forming region comprising a gate electrode 18.例文帳に追加

単位セル１２Ａ，１２Ｂは、不純物領域１４およびチャネル形成領域１６によって構成されるフィールド拡散領域と、ゲート電極１８によって構成されるゲート形成領域とを含む。 - 特許庁

In the body region, a channel region portion, and a gate dielectric material 8 on the channel region portion, a gate electrode 4 on the gate dielectric material 8 are formed, and a source region portion 5 and a drain region portion 3 are formed by doping impurity atoms having an opposite conductivity type to the channel region portion by using a self-alignment mask of the gate electrode 4.例文帳に追加

上記本体領域に、チャネル領域部、上記チャネル領域部上のゲート誘電体８、ゲート誘電体８上のゲート電極４、および、ゲート電極４の自己整合マスクにより、チャネル領域部とは反対の伝導性型である不純物原子のドープによりソース領域部５およびドレイン領域部３を形成する。 - 特許庁

An insulated gate bipolar transistor is composed of a collector region, having a conductivity modulation action, an emitter region, and a gate electrode formed on a channel region residing between the collector region and the emitter region, and this insulated gate bipolar transistor is equipped with a control electrode provided between the gate electrode and the collector region.例文帳に追加

伝導度変調作用を有するコレクタ領域、エミッタ領域、前記コレクタ領域と前記エミッタ領域との間に存在するチャネル領域上に形成したゲート電極からなる絶縁ゲートバイポーラトランジスタにおいて、前記ゲート電極・前記コレクタ領域間に設けた制御電極を有することを特徴とする絶縁ゲートバイポーラトランジスタ。 - 特許庁

This semiconductor device comprises a silicon substrate 31 having a planar active region 201 and an active region consisting of a prominent active region 202B on the planar active region 201, a gate insulating film 39 formed on the active region, and a gate 400 located on the gate insulating film 39 and including a gate wiring films 40, 41 covering the prominent active region 202B.例文帳に追加

プレーナ活性領域２０１及びプレーナ活性領域２０１上のプロミネンス活性領域２０２Ｂで構成された活性領域を有するシリコン基板３１、活性領域上に形成されたゲート絶縁膜３９と、ゲート絶縁膜３９上に位置し、プロミネンス活性領域２０２Ｂを覆うゲート配線膜４０、４１を含むゲート４００を備えている。 - 特許庁

A gate section 23 of a PMOS transistor, comprising a gate insulating film 21 and a gate electrode 22, is formed at a PMOS region 4.例文帳に追加

ＰＭＯＳ領域４には、ゲート絶縁膜２１とゲート電極２２とからなるＰＭＯＳトランジスタのゲート部２３が形成されている。 - 特許庁

Delivering and receiving of the charges with the floating gate 40 is performed via the gate insulation film between the tunnel region 15 and the floating gate 40.例文帳に追加

浮遊ゲート４０に対する電荷の授受は、トンネル領域１５と浮遊ゲート４０との間のゲート絶縁膜を介して行われる。 - 特許庁

Further, under a gate electrode of the selective gate transistor, a shape of the source/drain diffusion layer region of this selective gate transistor (23, 24) is made asymmetry.例文帳に追加

そして、選択ゲートトランジスタのゲート電極下で、この選択ゲートトランジスタのソース／ドレイン拡散層領域(23,24)の形状を非対称とする。 - 特許庁

A gate alloyed region (37) is provided to connect to the first gate electrode, in the electron supply layer, immediately below the gate electrode.例文帳に追加

ゲート電極の直下の電子供給層内に、第１のゲート電極に連続するように、ゲート合金化領域(37)が配置されている。 - 特許庁

The semiconductor element has an n^- region 101, n type source region 103, p type base region 105, n^+ region 107, and gate electrode 113.例文帳に追加

半導体素子は、ｎ^-領域１０１、ｎ型ソース領域１０３、ｐ型ベース領域１０５、ｎ^+領域１０７およびゲート電極１１３を含む。 - 特許庁

The source region 7 is not formed in a region near to the gate oxide film 6 formed along the second inner wall surface 5s_2, but a p^+ region 8 is formed in the above region.例文帳に追加

第２の内側壁面５ｓ_２に沿うゲート酸化膜６近傍の領域には、ソース領域７は形成されておらず、Ｐ^＋領域８が形成されている。 - 特許庁

The gate region 16 is formed between the source region 15 and the drain region 17 in the n-type layer 13, and the conductive type of the region is p type.例文帳に追加

ゲート領域１６は、ｎ型層１３において、ソース領域１５とドレイン領域１７との間の領域に形成され、導電型がｐ型である。 - 特許庁

The MOS device further includes a buried lightly-doped drain region, LDD region, of the second conductivity type formed between the gate region and the drain region in the semiconductor layer.例文帳に追加

このＭＯＳデバイスは、さらに半導体層内のゲート領域とドレイン領域の間に形成された第２の導電型の埋込みＬＤＤ領域を含む。 - 特許庁

A gate electrode 3c is provided with a dummy gate contact region 8 arranged on an isolation region 4 between an n-channel transistor MN1 and a p-channel transistor MP1 such that it corresponds with the gate contact region 7a of a gate electrode 3b.例文帳に追加

ゲート電極３ｂのゲートコンタクト領域７ａに対応するようにして、ｎチャネル型トランジスタＭＮ１とｐチャネル型トランジスタＭＰ１との間の素子分離領域４上に配置されたタミーゲートコンタクト領域８をゲート電極３ｃに設ける。 - 特許庁

The diffusion layer 17 has a gate region 24 provided right below the gate electrode 20 and is provided with a pair of groove portions 25 between the gate region 24 and source electrode and between the gate region 24 and drain electrode 22.例文帳に追加

拡散層１７は、ゲート電極２０の直下に設けられたゲート領域２４を有しており、このゲート領域２４とソース電極２１との間およびゲート領域２４とドレイン電極２２との間に一対の溝部２５が設けられている。 - 特許庁

The gate includes a region where the gate dopant is substantially depleted at least in a region where the channel region and the isolating region overlap and the threshold voltage in the channel corner region beneath the depletion region 34 increases as compared with the channel region between corner regions.例文帳に追加

ゲートは、少なくともチャネル領域及び分離領域とオーバラップする領域に、ゲート・ドーパントが実質的に空乏状態にされた領域３４を含み、空乏領域３４の下方のチャネル角部領域のしきい値電圧が、角部領域間のチャネル領域に比較して増加する。 - 特許庁

A memory gate 74 is formed in a first channel region between the source region 80 and the buried N + region 56, and on the buried N + region 56, and a selection gate 76 is formed on a second channel region between the cell depletion region 78 and the drain region 82.例文帳に追加

ソース領域８０と埋没Ｎ＋領域５６との間の領域の第１チャンネル領域及び前記埋没Ｎ＋領域５６上にメモリゲート７４が形成され、セル空乏領域７８と前記ドレイン領域８２との間の第２チャンネル領域上に選択ゲート７６が形成される。 - 特許庁

The MOS field-effect transistor includes a device isolating region disposed on a predetermined portion of the semiconductor substrate to define an active region, a source region and a drain region spaced apart from each other about a channel region within the active region, a gate electrode formed on the active region between the source region and the drain region, and a gate insulating layer formed between the active region and the gate electrode.例文帳に追加

半導体基板の所定領域に配置されて活性領域を限定する素子分離領域を含み、活性領域内でチャンネル領域を介在してソース領域及びドレイン領域が互いに離隔されて形成されており、ソース領域とドレイン領域間の活性領域上にゲート電極が形成されており、活性領域とゲート電極との間にゲート絶縁膜が形成されているトランジスタ。 - 特許庁

A body region (p- region 14, p+ region 16) and a gate electrode 24 are electrically connected together through the intermediary of a resistive part 52.例文帳に追加

ボディ領域（ｐ^-領域１４、ｐ^+領域１６）とゲート電極２４とは、抵抗部５２を介して電気的に接続されている。 - 特許庁

A multi-finger transistor 400 comprises an active region 420, a multi-finger gate 450, a source region 460, and a drain region 470.例文帳に追加

マルチフィンガートランジスタ４００は、アクティブ領域４２０、マルチフィンガーゲート４５０、ソース領域４６０、及びドレイン領域４７０を含む。 - 特許庁

A gate electrode 210 is formed so as to cover the base region between the emitter/source region 206 and N-type region 202.例文帳に追加

エミッタ／ソース領域２０６とＮ型領域２０２との間のベース領域を覆うようにゲート電極２１０が形成されている。 - 特許庁

A gate structure (14) is formed on a channel region (16) which is interposed between a source region (18) and a drain region (20).例文帳に追加

ゲート構造（１４）は、ソース領域（１８）とドレイン領域（２０）との間に挿入されたチャネル領域（１６）上に形成される。 - 特許庁

The thin film transistor T contains a gate electrode 22, a source region 24, a drain region 25, and the channel forming region 26.例文帳に追加

薄膜トランジスタＴは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。 - 特許庁

One embodiment of the present invention is a semiconductor device provided with a source region and a drain region formed on a silicon substrate 1 and a gate region formed between the source region and the drain region through a gate insulating film 3.例文帳に追加

本発明の１実施形態は、シリコン基板１上に形成されるソース領域及びドレイン領域と、ソース領域とドレイン領域との間にゲート絶縁膜３を介して形成されるゲート領域とを備える半導体装置である。 - 特許庁

The thin-film semiconductor device comprises a semiconductor film which contains a channel region, a source region, and a drain region, and has an insular flat pattern, a gate insulating film laminated on or under the semiconductor film, and a gate electrode which is arranged facing the channel region via the gate insulating film.例文帳に追加

チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。 - 特許庁

A gate oxide film is formed on a part of the N drift region of the N+ source region 46, the P well region 44, and outer peripheral part of the N drift region 3, and a gate electrode is formed on the gate oxide film.例文帳に追加

ｎ^+ ソース領域４６のｎドリフト領域側の一部上、ｐウエル領域４４上およびｎドリフト領域３の外周側上には図示しないゲート酸化膜が形成され、このゲート酸化膜上に図示しないゲート電極が形成される。 - 特許庁

A region made deep the platinum diffusion 10 is formed into an effective gate part.例文帳に追加

白金拡散１０が深くされた領域が実効ゲート部分となる。 - 特許庁

A second impurity region is formed on the opposite sides of the gate structure.例文帳に追加

第２不純物領域がゲート構造物の両側に形成される。 - 特許庁

To suppress an increase in leakage current between a gate electrode and a drain region.例文帳に追加

ゲート電極とドレイン領域間のリーク電流の増加を抑制する。 - 特許庁

A gate insulating film 203 is formed to cover a portion of the base region 206 disposed between the emitter region 208 and the resurf region 202, and a gate electrode 207 is formed on the gate insulating film 203.例文帳に追加

エミッタ領域２０８とリサーフ領域２０２との間の部分のベース領域２０６を覆うようにゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上にはゲート電極２０７が形成されている。 - 特許庁

The first gate-oxide-film 107 is formed in the region A, and the second gate-oxide-film 21 is formed in the region B.例文帳に追加

領域Ａには薄い膜厚の第１ゲート酸化膜１０７が形成され，領域Ｂには厚い膜厚の第２ゲート酸化膜２１が形成される。 - 特許庁

The first body region 12 is brought into contact with the side of the trench gate 30.例文帳に追加

第１ボディ領域１２は、トレンチゲート３０の側面に接している。 - 特許庁

A gate electrode 106 is formed on the base region 102.例文帳に追加

ベース領域１０２上には、ゲート電極１０６が形成されている。 - 特許庁

A gate electrode 140 is formed in an element formation region 104.例文帳に追加

ゲート電極１４０は素子形成領域１０４に形成されている。 - 特許庁

A tunnel oxide film (218) is interposed between the memory gate and the channel region.例文帳に追加

メモリゲート及びチャネル領域の間にトンネル酸化膜(218)が介在される。 - 特許庁

A part of the n- type impurity region overlaps the gate electrode.例文帳に追加

ｎ- 型不純物領域の一部は、ゲート電極とオーバーラップされている。 - 特許庁

A gate electrode is formed in a trench of the active region through a gate insulating film, and a p^+region 6 is formed on a bottom portion thereof.例文帳に追加

活性領域のトレンチには、ゲート絶縁膜を介してゲート電極が形成されるとともに、底部にｐ^+領域６が形成されている。 - 特許庁

A first gate insulating film 14 is formed on the active region 12.例文帳に追加

第１ゲート絶縁膜１４が、活性領域１２に形成されている。 - 特許庁

A gate oxide layer is arranged on the stripe-shape active region.例文帳に追加

ゲート酸化層は基板のストライプ状アクティブ領域上に配置される。 - 特許庁

A gate oxide film 14 is formed on the channel region 12.例文帳に追加

このチャネル領域１２上にゲート酸化膜１４が形成されている。 - 特許庁