「gate region」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An n-type MOSFET includes a channel region 10, an extension region 16, a halo region 17, a gate insulating film 13, and a gate electrode 12.例文帳に追加

Ｎ型ＭＯＳＦＥＴは、チャネル領域１０とエクステンション領域１６とハロー領域１７とゲート絶縁膜１３とゲート電極１２とを具備する。 - 特許庁

The field effect transistor structure includes a source region 24, a first body region 23, a drain region 21, a gate electrode structure 40, and a gate insulating layer.例文帳に追加

電界効果トランジスタ構造は、ソース領域２４、第１のボディ領域２３、ドレイン領域２１、ゲート電極構造４０およびゲート絶縁層とを含む。 - 特許庁

The semiconductor device is provided with a source region 4; a drain region 3; a first gate electrode 8 formed via gate oxidized film above the channel between the source region 4 and the drain region 3; and a second gate electrode 9 formed via gate oxidized film 7 above a part of the drain region 3 and a part of the first gate electrode 8.例文帳に追加

ソース領域４と、ドレイン領域３と、ソース領域４とドレイン領域３との間のチャネルの上方にゲート酸化膜７を介して形成された第１ゲート電極８と、ドレイン領域３の一部の及び第１ゲート電極８の一部の上方に酸化膜を介して形成された第２ゲート電極９とを有する。 - 特許庁

The first dope region is formed on the base plate neighbored to the control gate and the second dope region is formed at a place below the first dope region and neighbored to the stray gate while the second dope region serves as a source region and a drain region together with the first dope region.例文帳に追加

第一ドープ領域は制御ゲートに隣接する基板に形成され、第二ドープ領域は第一ドープ領域の下で、浮遊ゲートに隣接するところに形成され、第一ドープ領域と共に、ソース領域とドレイン領域となる。 - 特許庁

Gate wiring is provided around an element region, a trench is extended in the element region and under the gate wiring, a gate electrode is provided inside the trench in the element region, and a gate electrode pull-out part in contact with the gate wiring is provided inside the trench under the gate wiring.例文帳に追加

素子領域の周囲にゲート配線が設けられ、素子領域及びゲート配線の下にトレンチが延在し、素子領域におけるトレンチの内部にはゲート電極が設けられ、ゲート配線の下におけるトレンチの内部には、ゲート配線に接するゲート電極引き出し部が設けられている。 - 特許庁

The memory cell array comprises the first floating gate region 42 having memory cells surrounded by the isolation regions 45, the second floating gate region 48 formed selectively only on the first floating gate region 42, the dielectric layer 51 formed on the second floating gate region 48 and the isolation region 45, and a control gate 52 formed on the dielectric layer 51 provided on the first floating gate region 42.例文帳に追加

メモリセルアレイは、各メモリセルが、アイソレーション領域45により囲まれた第1浮遊ゲート領域42と、第1浮遊ゲート領域42のみに選択的に形成された第2浮遊ゲート領域48と、第2浮遊ゲート領域48及びアイソレーション領域45上に形成された誘電層51と、第1浮遊ゲート領域42上に設けられた誘電体51上に形成された制御ゲート52とを含む。 - 特許庁

This junction gate field effect transistor(JFET) 30 has an n-type channel region 14 on a GaAs substrate 12, a p-type gate region 16 on the surface of the channel region, and a gate electrode 20 connected to the gate region through an insulating region 32 on the substrate.例文帳に追加

ＪＦＥＴ３０は、ＧａＡｓ基板１２に設けられたｎ型チャネル領域１４と、チャネル領域の表層部に設けられたｐ型ゲート領域１６と、基板上に設けられた絶縁膜３２を貫通してゲート領域と接続するゲート電極２０とを備える。 - 特許庁

Furthermore, the lengths of the gate patterns are different by the region of the central region, intermediate region and edge region.例文帳に追加

さらに前記ゲートパターンの長さは前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なる。 - 特許庁

The n-channel JFET 44 is provided with a gate region 66 composed of a p-region in the center of the p+ region of the element forming region 36c.例文帳に追加

ｎチャネルＪＦＥＴ４４は、素子形成領域３６ｃの上部中央にｐ^+領域からなるゲート領域６６が設けてある。 - 特許庁

That is, the source region, the drain region, the channel region and the gate electrode region are extended in the direction crossing the plane 101.例文帳に追加

すなわち、ソース領域,ドレイン領域,チャネル領域およびゲート電極領域は、面１０１に交差する方向へ延在している。 - 特許庁

A gate insulating film 7 is formed on the channel region.例文帳に追加

チャネル領域の上にゲート絶縁膜７が形成されている。 - 特許庁

Two interdigital gate electrodes are arranged in one active region.例文帳に追加

櫛状のゲート電極を１つの動作領域に２つ配置する。 - 特許庁

The gate insulating film 7 is formed on the n-channel region.例文帳に追加

ゲート絶縁膜７はｎチャネル領域上に形成されている。 - 特許庁

A gate electrode 310 is formed on the base region.例文帳に追加

ベース領域上にはゲート電極３１０が形成されている。 - 特許庁

A pattern for improving gate withstanding power is provided in an end region of a trench gate at the edge or the periphery of the cell region.例文帳に追加

セル領域端部またはその周辺部のトレンチゲートの終端領域において、ゲート耐量が向上するパターンを提供する。 - 特許庁

A gate electrode 16 is formed between the source region 13 and the drain region 14 via a gate insulating film 15.例文帳に追加

ソース領域１３とドレイン領域１４との間には、ゲート絶縁膜１５を介してゲート電極１６が形成されている。 - 特許庁

The data line 171 intersects with the gate line to define the pixel region.例文帳に追加

データ線171は、ゲート線と交差して画素領域を定義する。 - 特許庁

A source region and a gate region are formed, in regions sandwiching the gate electrode from among the surface layer part of the semiconductor substrate.例文帳に追加

半導体基板の表層部のうち、ゲート電極を挟む領域の各々に、ソース及びドレイン領域が形成されている。 - 特許庁

The macro 4 is arranged at an arbitrary position in the gate region 5.例文帳に追加

マクロ４は、ゲート領域５の任意の位置に配設されている。 - 特許庁

There was a sekisho (checking station) as a west gate of Kinai region (provinces surrounding Kyoto and Nara). 例文帳に追加

畿内の西の玄関として関所が設けられていた。 - Wikipedia日英京都関連文書対訳コーパス

The first channel region (11a) includes a first floating gate side channel region (13a) and a first control gate side channel region (12a), and the first control gate side channel region (12a) includes a high concentration pocket region (10) having high impurity concentration.例文帳に追加

ここにおいて、第１チャネル領域（１１ａ）は、第１フローティングゲート側チャネル領域（１３ａ）と、第１コントロールゲート側チャネル領域（１２ａ）とを備え、第１コントロールゲート側チャネル領域（１２ａ）は不純物濃度が濃い高濃度ポケット領域（１０）を備える。 - 特許庁

To avoid a resistance delay in a selective gate region and a peripheral circuit region while miniaturizing a memory cell array region, and to form simultaneously gates in the memory cell array region, the selective gate region and the peripheral circuit region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

A gate electrode 15 is arranged on the upper position of the channel region 11 via a gate insulating film.例文帳に追加

チャネル領域１１の上方には、ゲート絶縁膜を介してゲート電極１５が配置されている。 - 特許庁

In addition, a predetermined gate voltage is applied to the active region 4 via a gate electrode 9.例文帳に追加

また、活性領域４には、ゲート電極９を用いて、所定のゲート電圧が印加される。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS EQUIPPED WITH EMBEDDED FLOATING GATE AND MOUNTAIN-SHAPED CHANNEL REGION例文帳に追加

埋込型浮動ゲートと山形チャネル領域を備えた浮動ゲート式メモリセルの半導体メモリアレイ - 特許庁

A gate electrode 24 has a region provided in a trench 23 via a gate insulation film 26.例文帳に追加

ゲート電極２４は、トレンチ２３内にゲート絶縁膜２６を介して配置された領域を有する。 - 特許庁

The gate insulating layer is arranged between the gate electrode structure 40 and the body region 23.例文帳に追加

上記ゲート絶縁層は、ゲート電極構造４０とボディ領域２３との間に配置されている。 - 特許庁

A gate electrode 14 is formed in the drift region 11 via a gate oxide film 3.例文帳に追加

上記ドリフト領域１１上にゲート酸化膜３を介してゲート電極１４を形成する。 - 特許庁

A gate insulating film 15 and a gate electrode 16 are formed on the channel region 13.例文帳に追加

チャネル領域１３の上には、ゲート絶縁膜１５と、ゲート電極１６とが形成されている。 - 特許庁

The gate oxide film 3 in a PMOS region is eliminated, and a gate oxide film 6 is formed.例文帳に追加

次いで、ｐＭＯＳ領域のゲート酸化膜３を除去し、改めてゲート酸化膜６を形成する。 - 特許庁

A gate insulating film 7 and a gate electrode 3 are formed on the active region 1.例文帳に追加

活性領域１の上には、ゲート絶縁膜７およびゲート電極３が形成されている。 - 特許庁

A gate electrode is arranged on the semiconductor substrate of element region via a gate insulating film.例文帳に追加

素子領域の半導体基板上には、ゲート絶縁膜を介してゲート電極が配設される。 - 特許庁

Although the photoresist layer is wider than the gate and the gate oxide layer, it is narrower than the island-like semiconductor region.例文帳に追加

フォトレジスト層の幅はゲートとゲート酸化層より広いが、島状半導体領域より狭い。 - 特許庁

Fluorine comprises by at least one of the gate electrode, the gate oxide film and the offset region.例文帳に追加

ゲート電極、ゲート酸化膜及びオフセット領域の少なくとも一つに弗素が含有されている。 - 特許庁

Further, the semiconductor substrate 10 has a structure in which a source region side lateral region 15 in the region immediately under the gate insulating film 13 is trenched in the region immediately under the gate insulating film 13.例文帳に追加

さらに、半導体基板１０が、ゲート絶縁膜直下領域１３に対して、ゲート絶縁膜直下領域１３のソース領域側側部領域１５が掘り込まれた構造を有する。 - 特許庁

The semiconductor integrated circuit includes an active region 1 formed in a first region, a well region 2 formed in a second region, transistor gate electrodes 3, dummy gate electrodes 5, and contacts 8.例文帳に追加

第１領域に形成される活性領域１と第２領域に形成されるウェル領域２とトランジスタゲート電極３とダミーゲート電極５と、コンタクト８とを備えている。 - 特許庁

The first gate electrode (13) extends over the first region (2-1) and third region (2-3), and the second gate electrode (14) extends over the second region (2-2) and fourth region (2-4).例文帳に追加

そして、第１のゲート電極（１３）は、第１領域（２−１）と第３領域（２−３）とに跨り、第２のゲート電極（１４）は、第２領域（２−２）と第４領域（２−４）とに跨る。 - 特許庁

After formation of a gate oxide film 1 and a first gate material 2, the gate oxide film 1 and the first gate material 2 are etched to form an element isolation region 4.例文帳に追加

ゲート酸化膜１及び第１のゲート材２の形成後、ゲート酸化膜１及び第１のゲート材２をエッチングして素子分離領域４を形成する。 - 特許庁

The junction gate field effect transistor comprises n-type source impurity region 3 and drain impurity region 4 connected with the opposite sides of an n-type channel forming impurity region 2, and p-type gate impurity region 6 and gate electrode 9 formed in the surface side region in the channel forming impurity region 2.例文帳に追加

たとえばｎ型のチャネル形成不純物領域２の一方と他方に接続したｎ型のソース不純物領域３とドレイン不純物領域４、チャネル形成不純物領域２内の表面側領域に形成されたｐ型のゲート不純物領域６およびゲート電極９を有する。 - 特許庁

To prevent a non-reaction polysilicon region or a region where the composition of a silicide is locally different from being generated in a gate electrode due to pattern dependency such as a gate length or a gate region when integrating the gate electrode of a transistor into a full silicide.例文帳に追加

トランジスタのゲート電極をフルシリサイド化する際に、ゲート長又はゲート面積等のパターン依存性により、未反応のポリシリコン領域又はシリサイドの組成が局所的に異なる領域がゲート電極に生じないようにする。 - 特許庁

The field effect transistor includes: a gate insulator on the first material; a conductive gate provided on the gate insulator; a channel region arranged in the first material below the gate; a source region; and a drain region.例文帳に追加

電界効果型トランジスタは、第１材料上のゲート絶縁体と、ゲート絶縁体上に設けられた導電性のゲートと、ゲートの下方の第１材料内に配置されたチャネル領域と、ソース領域と、ドレイン領域とを有する。 - 特許庁

After the gate oxide film of a thin film region is selectively removed, a second gate oxide film forming step is performed to form a second gate oxide film 15A in the thin film region, and a gate oxide film 15B is formed in a thick film region.例文帳に追加

薄膜部領域のゲート酸化膜を選択的に除去した後、第２のゲート酸化膜形成工程を行って、薄膜部領域に第２のゲート酸化膜１５Ａを形成し、厚膜部領域にゲート酸化膜１５Ｂを形成する。 - 特許庁

To prevent a short circuit between a contact and a gate electrode connected to a source-drain region in a gate structure formed by a gate last process.例文帳に追加

ゲートラストプロセスで形成されたゲート構造において、ソース・ドレイン領域に接続するコンタクトとゲート電極とのショートを防ぐ。 - 特許庁

To improve a gate-source withstand voltage in a gate lead wiring region, in a trench gate type semiconductor device of a mesh structure.例文帳に追加

メッシュ構造のトレンチゲート型半導体装置において、ゲート引き出し配線領域におけるゲート・ソース間耐圧を向上させる。 - 特許庁

In the back gate region, a concentration profile is formed gently in a region for forming an N type diffusion region 25.例文帳に追加

そして、バックゲート領域では、Ｎ型の拡散層２５が形成される領域の濃度プロファイルを緩やかに形成する。 - 特許庁