「gate region」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The TFT90 has a top gate structure, with a gate electrode 65 provided only at the upper layer side of a channel forming region 91, while the TFT80 has a bottom gate/top gate structure, with gate electrodes 65a, 65b provided at the lower layer side and the upper layer side of the channel forming region 91, respectively.例文帳に追加

これに対して、Ｐチャネル型の駆動回路用のＴＦＴ８０は、チャネル形成領域９１の下層側および上層側の各々にゲート電極６５ａ、６５ｂを備えており、ボトムゲート構造、およびトップゲート構造の双方を有している。 - 特許庁

In this semiconductor device, the end part on the gate electrode 4 side in a drift region 8 extends to the underneath of the gate electrode 4, and when the gate length of the gate electrode 4 is denoted by Lg, and the length of the portion 8a underneath the gate electrode 4 in the drift region 8 is denoted by Ld, Ld<Lg/2 is satisfied.例文帳に追加

ドリフト領域８におけるゲート電極４側の端部はゲート電極４下まで延びており、ゲート電極４のゲート長をＬｇ、ドリフト領域８におけるゲート電極４下の部分８ａの長さをＬｄとすると、Ｌｄ＜Ｌｇ／２である。 - 特許庁

A trapezoidal convex portion region and a trapezoidal concave part region are provided on a semiconductor substrate 42; a gate oxide film 45 is provided on the silicon surface of the concave portion region; and a gate electrode 46 is formed on the gate oxide film.例文帳に追加

半導体基板４２上に台形状の凸部領域と台形状の凹部領域を設け、凹部領域のシリコン表面にはゲート酸化膜４５が設けられ、ゲート酸化膜上にはゲート電極４６が形成されている。 - 特許庁

The oxide thin film transistor includes: a first oxide semiconductor layer having a first source region, a first drain region, and a first channel region between the first source region and the first drain region; and a first gate insulating layer and a first gate electrode which are sequentially stacked on the first channel region.例文帳に追加

酸化物薄膜トランジスタは、第１ソース領域、第１ドレイン領域、及びそれらの間の第１チャンネル領域を有する第１酸化物半導体層、及び第１チャンネル領域上に順次積層された第１ゲート絶縁層及び第１ゲート電極を含みうる。 - 特許庁

Moreover, the gate electrode 9 is composed of the first gate electrode part 9a on the body lead region 7, the second gate electrode part 9b on the channel region 6, and the third gate electrode 9c on the element isolating insulating film 4.例文帳に追加

また、ゲート電極９は、ボディ引き出し領域７上の第１ゲート電極部９ａと、チャネル領域６上の第２ゲート電極部９ｂと、素子分離絶縁膜４上の第３ゲート電極９ｃとで構成されている。 - 特許庁

A FET 1 is provided to a semiconductor substrate 2 and comprises a source (source region) 4, a drain (drain region) 5, a first gate (first gate electrode) 6a and a second gate (second gate electrode) 6b separated from each other.例文帳に追加

ＦＥＴ１は、半導体基板２に設けられており、ソース（ソース領域）４と、ドレイン（ドレイン領域）５と、互いに独立した第１のゲート（第１のゲート電極）６ａおよび第２のゲート（第２のゲート電極）６ｂとを有している。 - 特許庁

The gate electrode 20 applies a gate voltage, and includes a first region (gate electrode 1) 21 using polysilicon heavily doped with a dopant, and a second region (gate electrode 2) 22 using polysilicon of high resistance.例文帳に追加

ゲート電極２０は、ゲート電圧を印加するための電極で、ドーパントが高濃度にドーピングされたポリシリコンを用いた第１の領域（ゲート電極１）２１と、高抵抗のポリシリコンを用いた第２の領域（ゲート電極２）２２とを有する。 - 特許庁

The semiconductor element includes an active region including source/drain and a gate, and an element isolation region defining the active region, wherein the gate is formed by a part of a fin gate, the source/drain is an epitaxial layer between gates abutting a seed layer, and the line width of the source/drain in the longitudinal direction of the gate is wider than that of the gate.例文帳に追加

半導体素子は、ソース／ドレインとゲートを含む活性領域と、活性領域を画成する素子分離領域とを含むものの、ゲートはフィンゲートの一部で形成され、ソース／ドレインはシード層に隣接したゲートの間に形成されたエピタキシャル層であり、ゲートの長手方向でソース／ドレイン線幅はゲート線幅より大きい。 - 特許庁

The display substrate includes a gate line formed so as to be extended in the horizontal direction in the display region, a data line formed so as to be extended in the longitudinal direction on a gate insulating film which insulates the gate line in the display region and a gate driving circuit part formed in the first peripheral region adjacent to the first terminal part of the gate line.例文帳に追加

表示基板は、表示領域で横方向に延長されて形成されるゲートライン、表示領域でゲートラインを絶縁させるゲート絶縁膜上に縦方向に延長されて形成されるデータライン、及びゲートラインの第１端部と隣接した第１周辺領域に形成されるゲート駆動回路部を含む。 - 特許庁

The horizontal semiconductor device 10 having a trench gate 40 includes: a first body contact region 21; a source region 23; a second body contact region 24; and a drain region 26.例文帳に追加

トレンチゲート４０を有する横型半導体装置１０は、第１ボディコンタクト領域２１とソース領域２３と第２ボディコンタクト領域２４とドレイン領域２６を備えている。 - 特許庁

Further, a capacitance caused in an overlapping region between a gate electrode and the drift region is calculated by considering a potential from a depletion region to an accumulation region.例文帳に追加

更に、ゲート電極とドリフト領域とのオーバーラップ領域に生じるキャパシタンスは、ポテンシャルをディプリーション領域からアキュミュレーション領域まで考慮することによって計算する。 - 特許庁

Subsequently, a source drain region 24 is formed respectively in the region Tr1, region Tr2 and region Tr3, using a gate electrode 21 and a side wall spacer 23 as a mask.例文帳に追加

その後、ゲート電極２１、側壁スペーサ２３をマスクに、領域Ｔｒ１、領域Ｔｒ２及び領域Ｔｒ３に、それぞれソース・ドレイン領域２４を形成する。 - 特許庁

The drain region 5 of the LDMOS is used as the cathode region 11 of the diode, and the back gate region of the LDMOS is used as the anode region 14 of the diode.例文帳に追加

ＬＤＭＯＳのドレイン領域５はダイオードのカソード領域１１として用いられ、ＬＤＭＯＳのバックゲート領域はダイオードのアノード領域１４として用いられる。 - 特許庁

The transistor type protective element has a semiconductor substrate 1, a P well 2, a gate electrode 4, a source region 5, a first drain region 6, a second drain region 8, and a resistive connection region 9.例文帳に追加

半導体基板１、Ｐウェル２、ゲート電極４、ソース領域５、第１ドレイン領域６、第２ドレイン領域８および抵抗性接続領域９を有する。 - 特許庁

A drain/source of an insulated gate field-effect transistor T is connected across p-type gate region 2 and n-type cathode region 3 of a first thyristor 25, and a drain/source of an insulated gate field-effect transistor T'is connected across p-type gate region 2' and n-type cathod region 3'.例文帳に追加

第１のサイリスタ２５のｐ形ゲート領域２とｎ形カソード領域３との間には絶縁ゲート電界効果トランジスタＴのドレイン・ソース間が接続され、第２のサイリスタ２５’のｐ形ゲート領域２’とｎ形カソード領域３’との間には絶縁ゲート電界効果トランジスタＴ’のドレイン・ソース間が接続されている。 - 特許庁

The semiconductor memory device comprises: a select gate 3a formed in a first region on a substrate 1; the floating gate 6a formed in a second region adjacent to the first one; a second diffusion region 7b formed in a third region adjacent to the second one; and the control gate 11 formed on the floating gate.例文帳に追加

基板１上の第１の領域に配設されたセレクトゲート３ａと、第１の領域に隣接する第２の領域に配設されたフローティングゲート６ａと、第２の領域と隣接する第３の領域に配設された第２の拡散領域７ｂと、フローティングゲートの上に配設されたコントロールゲート１１と、を備える。 - 特許庁

The transfer gate electrode 12, multiplication gate electrode 13 and read-out gate electrode 14 are formed at predetermined intervals in a predetermined region on the top surface of the gate insulating film 11.例文帳に追加

転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４は、ゲート絶縁膜１１の上面上の所定領域に所定の間隔を隔てて形成されている。 - 特許庁

As a result, the gate length of the load transistors Q5, Q6 can be increased, and a source-contact conductive part 73a can be arranged, in a region between a gate-to-gate electrode layer 21a and a gate-to-gate electrode layer 21b.例文帳に追加

このため、負荷トランジスタＱ_5、Ｑ_6のゲート長を大きくすることができ、また、ソースコンタクト導電部７３ａをゲート-ゲート電極層２１ａとゲート-ゲート電極層２１ｂとの間の領域に配置することができる。 - 特許庁

On a surface of the active region 3 of the silicon substrate 1, a gate electrode MG is provided by laminating a first gate insulating film 5, a floating gate electrode 6, a second gate insulating film 7, and a control gate electrode 8.例文帳に追加

シリコン基板１の活性領域３の表面には第１のゲート絶縁膜５、浮遊ゲート電極６、第２のゲート絶縁膜７、制御ゲート電極８が積層形成されたゲート電極ＭＧが設けられている。 - 特許庁

Further, the P^-- diffusion region 52 becomes a hole supplying path to the P diffusion region 51 upon turning-on of the gate voltage.例文帳に追加

また，Ｐ^--拡散領域５２は，ゲート電圧のオン時にはＰ拡散領域５１に対するホール供給路となる。 - 特許庁

The Ge semiconductor region is a Ge substrate (11), and the insulating film region is a gate insulating film (12).例文帳に追加

前記Ｇｅ半導体領域はＧｅ基板（１１）であり、前記絶縁膜領域はゲート絶縁膜（１２）である。 - 特許庁

The trench gate 24 penetrates through the second semiconductor region 10 and extends, up to the inside of the first semiconductor region 8.例文帳に追加

トレンチゲート２４は、第２半導体領域１０を貫通して第１半導体領域８内にまで伸びている。 - 特許庁

The dummy gate electrodes 5 are formed so as to be arranged in both second region and first region.例文帳に追加

ダミーゲート電極５は、その第２領域とその第１領域との両方に配置されるように形成されている。 - 特許庁

The inside of a trench formed in the drift region 12 to surround the column region 14 is covered with a gate insulating film 17.例文帳に追加

ドリフト領域１２にコラム領域１４を囲んで形成されたトレンチ内は、ゲート絶縁膜１７で覆われる。 - 特許庁

After that, each gate electrode is patterned, and source and drain regions are formed in the well region 13 by ion implantation of impurities in the well region 13.例文帳に追加

その後、各ゲート電極をパターニングし、不純物のイオン注入によりソース・ドレイン領域を形成する。 - 特許庁

A gate insulating layer 5 is formed on the channel region between the source region 2 and third insulating layer 6.例文帳に追加

また、ソース領域２と第３の絶縁層６との間のチャネル領域上には、ゲート絶縁膜５が形成される。 - 特許庁

The field insulation layer 50 is formed in a surface region between the drain region 30 and the gate insulation layer 60.例文帳に追加

フィールド絶縁層５０はドレイン領域３０とゲート絶縁層６０との間の表面領域に設けられる。 - 特許庁

The source region SR is formed on the main surface 12 in the back gate region, and is a first conductivity type one.例文帳に追加

ソース領域ＳＲはバックゲート領域ＢＧ内の主表面１２に形成され、第１導電型である。 - 特許庁

A second transistor is formed in the second active region with a second gate pattern and a second impurity region.例文帳に追加

前記第２活性領域に第２ゲートパターン及び第２不純物領域を含む第２トランジスタを形成する。 - 特許庁

A first transistor is formed in the first active region with a first gate pattern and a first impurity region.例文帳に追加

前記第１活性領域に第１ゲートパターン及び第１不純物領域を含む第１トランジスタを形成する。 - 特許庁

To improve position controllability among a source region, a drain region and a gate electrode to reduce manufacturing variations.例文帳に追加

ソース領域およびドレイン領域とゲート電極との位置制御性を向上させ、製造バラツキを低減する。 - 特許庁

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

This improves the balance of a field distribution between the gate region layer 6 and the drain region layer 7.例文帳に追加

これにより、ゲート領域層６とドレイン領域層７との間の電界分布のバランスの改善が図られる。 - 特許庁

A sacrificial layer (314) is formed over the sacrificial first gate, the source and drain, the first region, and the second region.例文帳に追加

犠牲第１ゲート、ソース／ドレイン、第１の領域、および第２の領域の真上に犠牲層（３１４）が形成される。 - 特許庁

A trench gate type transistor is formed in the first region, and a planer type transistor is formed in the second region.例文帳に追加

第１の領域にはトレンチゲート型トランジスタが形成され、第２の領域にはプレーナ型トランジスタが形成される。 - 特許庁

Ion pouring is effected by employing the gate electrode as a mask to form a source region 16 and a drain region 17.例文帳に追加

ゲート電極をマスクとしてイオン注入を行いソース領域１６とドレーン領域１７を形成する。 - 特許庁

A drain region and a source region are formed at positions sandwiching the gate electrode therebetween on the surface of the semiconductor substrate.例文帳に追加

半導体基板の表面のゲート電極を挟む位置にドレイン領域およびソース領域を形成する。 - 特許庁

After a gate electrode is formed, a semiconductor film has once selectively been formed in a source region and a drain region.例文帳に追加

ゲート電極形成後、一旦選択的に半導体膜をソース領域及びドレイン領域に形成する。 - 特許庁

The nMOS region and the pMOS region are processed into a gate electrode shape, which is then heat-treated.例文帳に追加

ｎＭＯＳ領域およびｐＭＯＳ領域において、ゲート電極形状に加工した後に、熱処理を行う。 - 特許庁

To make the length of embedded gate structure of a gate minute, and also reduce the so-called overlap capacity between the gate and a lightly- doped region.例文帳に追加

埋め込みゲート構造のゲート長の微細化を図るとともにゲートと低濃度不純物領域とのいわゆるオーバラップ容量の低減を図ることにある。 - 特許庁

Further, heat treatment for activating the impurity is performed, the dummy gate 30a is removed and a gate electrode 31 is formed to the region wherein the dummy gate has been once formed.例文帳に追加

次に、不純物活性化の熱処理を行い、ダミーゲート３０ａを除去し、ダミーゲートが形成されていた領域においてゲート電極３１を形成する。 - 特許庁

For a component corresponding to a gate resistance of a gate drive circuit, an active element such as bipolar transistor is used to control a gate current through its active region.例文帳に追加

ゲート駆動回路のゲート抵抗に相当する部分をバイポーラトランジスタ等の能動素子とし、その能動領域を使ってゲート電流を制御する。 - 特許庁

On the other hand, as Taira clan was familiar with the geography of the region, they set their battle formations in important locations, such as the East gate, North gate (two locations, the Yumeno entrance fortress and Ko-Myosen-ji Temple (Myosen-ji Temple)), and West gate. 例文帳に追加

これに対し、地理を熟知していた平氏側も東門・北門（夢野口・古明泉寺（明泉寺）の2箇所）・西門と要所に布陣している。 - Wikipedia日英京都関連文書対訳コーパス

The gate electrode structure 31 is formed on a semiconductor substrate 10 in a region between the gate electrode structures 21, 22 via a gate insulation film 14.例文帳に追加

ゲート電極構造３１は、ゲート電極構造２１，２２間の領域で半導体基板１０上にゲート絶縁膜１４を介して形成されている。 - 特許庁

The transistor also includes a source region 242 formed on an upper side of the embedded channel region 262, a gate electrode 282 formed on an inner side of the gate semiconductor region 253 through a gate insulating film 272, and a gate electrode 292 formed on the other surface of the semiconductor substrate 211.例文帳に追加

また、埋込チャネル領域２６２の上側に形成されるソース領域２４２と、ゲート半導体領域２５３の内側に、ゲート絶縁膜２７２を介して形成されるゲート電極２８２と、半導体基板２１１の他方の表面に形成されるゲート電極２９２を備える。 - 特許庁